【正文】 3 前 言 隨著大規(guī)模集成電路技術(shù)的發(fā)展及電子產(chǎn)品市場(chǎng)運(yùn)作節(jié)奏的進(jìn)一步加快 ， 現(xiàn)代電子設(shè)計(jì)技術(shù)已邁入一個(gè)全新的階段 。設(shè)計(jì)的 主控制器采用 ALTERA 公司的ACEX EP1K30TC1443 芯片， 通過(guò) GW48 系列 SOPC/EDA 實(shí)驗(yàn)箱調(diào)試， 完成整個(gè)系統(tǒng)實(shí)驗(yàn)。 目 錄 摘 要 ................................................................................................................. 1 Abstract ................................................................................................................ 2 前 言 ................................................................................................................. 3 第 1 章 緒論 ........................................................................................................ 4 第 1． 1 節(jié) 應(yīng)用背景 ...................................................................................... 4 第 1． 2 節(jié) 設(shè)計(jì)思路 ...................................................................................... 4 第 1． 3 節(jié) 設(shè)計(jì)工作 ...................................................................................... 5 第 2 章 硬件電路設(shè)計(jì) ........................................................................................ 6 第 2． 1 節(jié) 系統(tǒng)總體結(jié)構(gòu)框架 ...................................................................... 6 第 2． 2 節(jié) 主控制器硬件模塊 ...................................................................... 7 第 2． 3 節(jié) 電源模塊 .................................................................................... 10 第 2． 4 節(jié) D/A 轉(zhuǎn)換電路模塊 .................................................................... 10 第 2． 5 節(jié) VGA 顯示模塊 .......................................................................... 14 第 2． 6 節(jié) 本章小結(jié) .................................................................................... 16 第 3 章 軟件設(shè)計(jì) .............................................................................................. 17 第 3． 1 節(jié) Quartus II 及 VHDL 語(yǔ)言介紹 .................................................. 17 第 3． 2 節(jié) 程序設(shè)計(jì) .................................................................................... 18 第 3． 3 節(jié) 本章小結(jié) .................................................................................... 22 第 4 章 軟件調(diào)試 .............................................................................................. 23 第 4． 1 節(jié) 編譯仿真 .................................................................................... 23 第 4． 2 節(jié) 配置加載 .................................................................................... 23 第 4． 3 節(jié) 實(shí)驗(yàn)結(jié)果 .................................................................................... 24 第 5 章 結(jié)論與展望 .......................................................................................... 25 參 考 文 獻(xiàn) ...................................................................................................... 26 致 謝 ................................................................................................................. 27 附 錄 ................................................................................................................. 28 1 摘 要 本文設(shè)計(jì)了一個(gè) 基于 VHDL 的 VGA 顯示控制模塊， 通過(guò) FPGA 控制圖像信號(hào) 與 時(shí)序信號(hào) ， 軟件的開(kāi)發(fā)環(huán)境是 ALTERA 公司的 Quartus II 。 設(shè)計(jì)運(yùn)用 VHDL 語(yǔ)言編程， 配置加載 FPGA 芯片 ， 經(jīng) FPGA 處理，信號(hào)通過(guò) D/A 轉(zhuǎn)換器（電阻分壓與 ADV7123視頻 D/A 轉(zhuǎn)換兩套方案），由 VGA 接口輸出。 關(guān)鍵詞： FPGA； VHDL； VGA 2 Abstract This paper describes the design of VGA display and control module which based on VHDL. Image signal and schedule signal were controlled by FPGA. Software development environment is Altera39。 電子器件及其技術(shù)的發(fā)展將更多地趨向于支持 EDA（ Electronic Design Automation） ， 借助 VHDL 語(yǔ)言 ， 硬件 設(shè)計(jì)與軟件設(shè)計(jì)技術(shù)得到了有機(jī)的融合 。 隨著電子技術(shù)的迅猛發(fā)展 ， 速度更快 、 集成度更高的 FPGA 不斷出現(xiàn) ， 隨著結(jié)構(gòu)和工藝的改進(jìn) ， FPGA 芯片上包含的資源越來(lái)越豐富 ， 可實(shí)現(xiàn)的功能越來(lái)越強(qiáng) ， 這使得 FPGA 在電子電路設(shè)計(jì)中扮演的角色越來(lái)越重要 。 2． 第二章介紹了硬件電路的設(shè)計(jì)，包含 4 個(gè)功能模塊。 4． 第四章介紹了軟件調(diào)試的方法。 由于時(shí)間倉(cāng)促 ， 加之水平有限 ，文 中的缺點(diǎn)和不足之處在所難免 ， 敬請(qǐng)批評(píng)指正 。隨著計(jì)算機(jī)、集成電路等技術(shù)的飛速發(fā)展， 數(shù)字系統(tǒng)的設(shè)計(jì)正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。 ASIC 具有高集成度、高性能、高可靠性、高保密性及成本低、開(kāi)發(fā)工具先進(jìn)等優(yōu)點(diǎn) ， 基于它們的優(yōu)點(diǎn)，可編程 ASIC，特別是高密度可編程 ASIC 近年來(lái)發(fā)展迅速，已經(jīng)在國(guó)內(nèi)外計(jì)算機(jī)硬件、工業(yè)控制、智能儀表、數(shù)字電路系統(tǒng)、航空航天設(shè)備等領(lǐng)域得到了廣泛應(yīng)用。CPLD 和 FPGA 在圖像領(lǐng)域有著廣泛的應(yīng)用， 他們的功能有： 形成圖像處理器 的 外圍接口與控制，形成圖像的通道，完成數(shù)字圖像的編碼，產(chǎn)生專用的圖形等。 如果采用 FPGA 對(duì)顯示器的 VGA 接口進(jìn)行設(shè)計(jì) ，數(shù)據(jù)流只需要在整個(gè)系統(tǒng)的內(nèi)部流動(dòng) ， 而不需要依靠計(jì)算機(jī) ， 實(shí)現(xiàn)了系統(tǒng)的最小化 ， 大大減少了電路板的尺寸 ， 增強(qiáng)了系統(tǒng)的可靠性和設(shè)計(jì)的靈活性 。 在這次的設(shè)計(jì)實(shí)驗(yàn)中， 正是需要把 預(yù)設(shè)的 圖像實(shí)時(shí)地直接地顯示出來(lái) ， 以 驗(yàn)證設(shè)計(jì)的正確性，從而 滿足各種不同應(yīng)用 設(shè)計(jì) 的需要 。主要工作有： 1． 軟件設(shè)計(jì)，在 Quartus Ⅱ 環(huán)境下，運(yùn)用 VHDL 硬件 描述 語(yǔ)言編 程 ，包括初始化模塊設(shè)計(jì)，控制器模塊設(shè)計(jì)， VGA 時(shí)序模塊設(shè)計(jì)。 3． 在實(shí)驗(yàn)箱調(diào)試正確，滿足要求后，進(jìn)行拓展的硬件設(shè)計(jì)，包括：系統(tǒng)的整體結(jié)構(gòu)設(shè)計(jì)，電路原理圖設(shè)計(jì)和 PCB 電路板設(shè)計(jì)三大部分。結(jié)構(gòu)示意圖如下： 圖 實(shí)驗(yàn)箱實(shí)現(xiàn)的硬件結(jié)構(gòu)示意圖 實(shí)驗(yàn)箱的內(nèi)部結(jié)構(gòu)是相當(dāng)復(fù)雜的，本系統(tǒng)中用到的是：一塊 FPGA 核心板，板上有ACEX EP1K30TC1443 芯片及其外圍電路； D/A 轉(zhuǎn)換電路 ； VGA 接口電路。 二、 在實(shí)驗(yàn)箱上完成設(shè)計(jì)后，我又設(shè)計(jì)制作了電路板加以拓展，以代替實(shí)驗(yàn)箱。系統(tǒng)由 FPGA 主控制器， 電源模塊， D/A 轉(zhuǎn)換模塊 （分兩套方案） ，顯示接口模塊組成。 （ 2） 在第一種方案實(shí)現(xiàn)的情況下，我們還構(gòu)想了另一種方案 ，就是 將圖像 數(shù)據(jù)事先用燒寫(xiě)器存入 EEPROM，當(dāng)系統(tǒng)工作時(shí)，根據(jù)時(shí)序?qū)⒋鎯?chǔ)器中的數(shù)據(jù)送入FPGA，這種方法可以使 圖像 信息更加豐富。 輸出部分： 在 FPGA里將通過(guò)軟件的方法構(gòu)造的行、場(chǎng)同步信號(hào)和點(diǎn)時(shí)鐘信號(hào)送到地址發(fā)生器中 ， 產(chǎn)生所需要的控制幀存儲(chǔ)器的地址信號(hào) ， 同時(shí)把采集處理后的數(shù)字圖像信息輸入到 實(shí)驗(yàn)箱上的 D/A轉(zhuǎn)換電路 ，經(jīng) 數(shù) 模轉(zhuǎn)換后從 VGA接口 輸出。 （ 1） 方案一 將 4位圖像數(shù)據(jù)信號(hào)送入 電 阻分壓網(wǎng)絡(luò) ， 它起到一個(gè) D/A轉(zhuǎn)換的作用，最終將數(shù)字圖像信號(hào)送入 VGA接口。 第 2． 2 節(jié) 主控制器硬件模塊 一、 ACEX1K 系列芯片介紹 圖像處理系統(tǒng)往往 需要 龐大的處理器陣列、存儲(chǔ)器模塊和通訊網(wǎng)絡(luò)， 大規(guī)模集成電路正好可以解決這些問(wèn)題 。 方案二2 方案一 RGB RGB Vsync Hsync EP1K30TC1443 VGA 接口 ADV7123 clock input EEPROM 電阻分壓網(wǎng)絡(luò) 4bit 10bit 8 ACEX1K 是 2020 年推出的 低價(jià)格 SRAM 工藝 PLD(FPG