vga彩條信號顯示控制器的設(shè)計_eda技術(shù)課程設(shè)計-展示頁
2025-03-15 19:30本頁面
【正文】 ............................................................................... 1 2 系統(tǒng)總體方案 ........................................................................................................... 2 系統(tǒng)的工作原理和組成框圖 .......................................................................... 2 VGA 顯示原理 .................................................................................................. 2 3 VHDL 設(shè)計與仿真 ...................................................................................................... 6 波形仿真 .......................................................................................................... 6 硬件描述語言生成電路 .................................................................................. 7 4 EDA 硬件調(diào)試與實現(xiàn) .............................................................................................. 8 硬件調(diào)試 .......................................................................................................... 8 硬件實現(xiàn) .......................................................................................................... 8 5課程設(shè)計體會 .......................................................................................................... 13 參考文獻(xiàn) ...................................................................................................................... 14 附 1：源程序代碼 ...................................................................................................... 15 附 2：系統(tǒng)原理圖 ...................................................................................................... 17 河南城建學(xué)院本科課程設(shè)計報告 1 1 概述 本設(shè)計采用 EDA 技術(shù)，通過 CPLD 芯片實現(xiàn)了實現(xiàn) VGA彩條信號的顯示的設(shè)計，本文采用 VHDL 硬件描述語言描述 VGA 彩條信號的顯示電路，完成對電路的功能仿真。與傳統(tǒng)的設(shè)計方式相比，本設(shè)計由于采用了 CPLD芯片來實現(xiàn)，它將大量的電路功能集成到一個芯片中，并且可以由用戶自行設(shè)計邏輯功能，提高了系統(tǒng)的集成度和可靠性。 能熟練運用 上述開發(fā) 軟件設(shè)計并仿真電路 并下載到 FPGA 中進(jìn)行調(diào)試 ； 學(xué)會用 EDA 技術(shù)實現(xiàn) 數(shù)字電子器件組成復(fù)雜系統(tǒng)的方法 ；學(xué)習(xí)電子系統(tǒng)電路的安裝調(diào)試技術(shù)。 實驗環(huán)境 開發(fā)過程中采用集成工具 QuartuaII 實現(xiàn)設(shè)計，選用 GW48 系列 SOPC/EDA 實驗箱，以及一個顯示器。當(dāng) FPGA 接受單片機(jī)輸出的控制信 號后，內(nèi)部的數(shù)據(jù)選擇器模塊根據(jù) 控制信號選通相應(yīng)的圖像生成模塊，輸出圖像信號，與行場掃描時序信號一起通過 15 針 D 型接口電路送入 VGA 顯示器，在 VGA 顯示器上便可以看到對應(yīng)的彩色圖像。常見的彩色顯示器，一般由 CRT (陰極射線管 )構(gòu)成，彩色是由 R、 G、 B（紅、綠、藍(lán)）三基色組成，CRT 用逐行掃描或隔行掃描的方式實現(xiàn)圖像顯示，由 VGA 控制模塊產(chǎn)生的水平同步信號和垂直同步信號控制陰極射線槍產(chǎn)生的電子束，打在涂有熒光粉的熒光屏上，產(chǎn)生 R、 G、 B 三基色，合成一個彩色像素。行同步信號 HS 和場同步信號 VS是兩個重要的信號。 VGA 行同步信號 HS 和場同步信號 VS 的時序圖如圖 2和圖 3所示， T1為行同步消隱（約為 6μ s）； T2 為行顯示時間（約為 26μ s）； T3 為場同步消隱（兩個行周期）； T4 為場顯示時間（ 480 個行周期）。 VGA 工業(yè)標(biāo)準(zhǔn)要求的 頻率： 時鐘頻率： (像素輸出的頻率 ) 行頻： 31469Hz 場頻： （每秒圖像刷新頻率） 行掃描時序要求如表 1 河南城建學(xué)院本科課程設(shè)計報告 4 行同步頭 行像素 行周期 對應(yīng)位置 Tf Ta Tb Tc Td Te Tg 時間（像素） 8 96 40 8 640 8 800 表 1 行掃描時序圖 場掃描時序要求如表 2 場同步頭 場圖像 場周期 對應(yīng)位置 Tf Ta Tb Tc Td Te Tg 時間（行） 2 2 25 8 480 8 525 表 2 場掃描時 序圖 從 以上圖可以看出，顯示一行數(shù)據(jù)需要處理兩件事情。不難看出， HS 是一個脈沖信號，此信號的周期為： Te=Ta+Tb+Tc+Td，低電平時間為 Ta。第二：產(chǎn)生顯示的數(shù)據(jù)（ DATA）信號， 此信號為模擬信號，當(dāng)在顯示有效數(shù)據(jù)（ Active video）內(nèi)， DATA 信號為 0~ 的模擬電壓（ R、 G、B），根據(jù)分辨率的不同， DATA 的采樣率、點數(shù)也皆不相同。只是這里的基本單位為每行數(shù)據(jù)，而行數(shù)據(jù)里面的最基本單位為每個點不同的分辨率，時序上的時間是不一樣的。
高考資料相關(guān)推薦
鄂ICP備17016276號-1