【正文】 下： EA=1。 2 管腳接電源給液晶顯示器供電， 3 管腳接電源用于提供液晶顯示器顯示驅(qū)動(dòng)電壓， 17 管腳接電源， 20 管腳接電源用與提供背景光。 12864LCD 的引腳說明如表 42 所示。 12864 是一種圖形點(diǎn)陣液晶顯示器 ,它主要由行驅(qū)動(dòng)器 /列驅(qū)動(dòng)器及128 64 全點(diǎn)陣液晶顯示器組成。而剩下的低 128 位則留給英文字符使用，即英文的內(nèi)碼。對(duì)于顯示英文操作，由于英文字母種類很少，只需要 8 位（一字節(jié)）即可。譯碼輸出模塊如圖 46 所示。從 1 到 0，是判斷 Y 發(fā)生變化，且當(dāng)前狀態(tài)不是全為 1；從 0 到 1 是根據(jù)列向量 KEYO 的狀態(tài)進(jìn)行判斷的，一旦 KEYO 為全 1，《智能儀器 設(shè)計(jì)》 大作業(yè) —— 基于單片機(jī)和 FPGA的矩陣鍵盤控制系統(tǒng)設(shè)計(jì) 7 則進(jìn)行中斷信號(hào)從 0到 1的轉(zhuǎn)換。具體即在無鍵盤按下時(shí)，輸出為高阻狀態(tài)；有鍵盤按下時(shí)，按相應(yīng)的鍵碼輸出 8 位數(shù)據(jù)給單片機(jī)。 BCD 碼的編碼表 41 如下所示： 表 41 BCD 碼編碼表 鍵盤輸出 按鍵 譯碼 鍵盤輸出 按鍵 譯碼 011_011 1 0001 101_110 6 0110 011_101 2 0010 110_011 7 0111 011_110 3 0011 110_101 8 1000 101_011 4 0100 110_110 9 1001 101_101 5 0101 000_000 無按鍵 0000 在完成 BCD 碼轉(zhuǎn)換后，要進(jìn)一步通過中斷控制，發(fā)送信號(hào)給單片機(jī)。 圖 45 鍵盤掃描模塊 譯碼轉(zhuǎn)換及三態(tài)門輸出模塊 矩陣鍵盤所產(chǎn)生的掃描回復(fù)信號(hào) ( 按鍵輸入給 FPGA 的信號(hào) ) ，是無法直接在 FPGA 內(nèi)部作為信號(hào)進(jìn)行使用，在使用前需要根據(jù)定義的不同功能將掃描回復(fù)信號(hào)譯碼為可供 FPGA 識(shí)別的 BCD 編碼，完成矩陣鍵盤輸入的譯碼，同時(shí)區(qū)分不同按鍵的功能。觸發(fā)信號(hào)的周期是 20ms，就是上一分頻模塊的的輸出周期。采用 Verilog 硬件語言設(shè)計(jì)掃描模塊。分頻模塊視圖如圖 44所示。本程序中采用了計(jì)數(shù)器分頻的思路，把一個(gè)計(jì)數(shù)周期內(nèi)的約定個(gè)數(shù)定為 1000000，在每次計(jì)數(shù)到約定個(gè)數(shù)的一半時(shí)，實(shí)現(xiàn) 0 之間的躍變。 本次設(shè)計(jì)中 循環(huán)的發(fā)送 3 種數(shù)值，即 011， 101， 110。 矩陣鍵盤的原理圖如圖 43 所示 。其方法是依次給行線送低電平，檢查列線的輸入。列 線通過上拉電阻接 電壓，即列線的輸出被默認(rèn)設(shè)置為高電平狀態(tài)，對(duì)應(yīng)的二進(jìn)制代碼即為 1。這樣，當(dāng)按鍵數(shù)量平方增長(zhǎng)時(shí)， I/O 口只是線性增長(zhǎng)，這樣就可以節(jié)省 I/O 口。用帶 IO 口的線組成行列結(jié)構(gòu)，按鍵設(shè)置在行列的交點(diǎn)上。 單片機(jī)硬件接線圖如圖 42 所示。 FPGA 總體設(shè)計(jì)框圖如圖 41 所示 。 《智能儀器 設(shè)計(jì)》 大作業(yè) —— 基于單片機(jī)和 FPGA的矩陣鍵盤控制系統(tǒng)設(shè)計(jì) 3 4. 矩陣鍵盤控制系統(tǒng) . FPGA設(shè)計(jì)框圖 FPGA 電路的設(shè)計(jì)，包括對(duì)時(shí)鐘進(jìn)行分頻，對(duì)鍵盤進(jìn)行連續(xù)掃描，再進(jìn)一步通過譯碼等操作，確定按鍵的位置，譯碼輸出。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA 的編程無須專用的 FPGA 編程器，只 須用通用的 EPROM、 PROM 編程器即可。 加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的 RAM 進(jìn)行編程。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分。 《智能儀器 設(shè)計(jì)》 大作業(yè) —— 基于單片機(jī)和 FPGA的矩陣鍵盤控制系統(tǒng)設(shè)計(jì) 2 3. FPGA 簡(jiǎn)介 FPGA（ Field Programmable Gate Array） ，即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、GAL、 EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 89C5l單片機(jī)的 40個(gè)引腳中有 2個(gè)專用于主電源引腳， 2個(gè)外接晶 振的引腳，4 個(gè)控制或與其它電源復(fù)用的引腳，以及 32 條輸入輸出 I/O 引腳。這樣，一個(gè)機(jī)器周期由 12個(gè)振蕩周期組成。有的 指令涉及到各個(gè)寄存器之間的關(guān)系；有的指令涉及到單片機(jī)核心電路內(nèi)部各功能部件之間的關(guān)系；有的則與外部器件如外部程序存儲(chǔ)器發(fā)生聯(lián)系。以上各個(gè)部分通過內(nèi)部總線相連接。每一個(gè)單片機(jī)包括：一個(gè) 8 位的微型處理器 CPU；一個(gè) 256K的片內(nèi)數(shù)據(jù)存儲(chǔ)器 RAM；片內(nèi)程序存儲(chǔ)器 ROM；四個(gè) 8 位并行的 I/O 接口 P0P3，每個(gè)接口既可以輸入，也可以輸出；兩個(gè)定時(shí)器 /記數(shù)器；五個(gè)中斷源的中斷控制系統(tǒng)；一個(gè)全雙工 UART 的串行 I/O 口；片內(nèi)振蕩器和時(shí)鐘產(chǎn)生電路，但石英晶體和微調(diào)電容需要外接。其中 FPGA 模塊主要實(shí)現(xiàn)與矩陣鍵盤接口并發(fā)信號(hào)對(duì)其掃描并得到信號(hào)等復(fù)雜的邏輯功能， 89C51 芯片實(shí)現(xiàn)將 FPGA 芯片傳來的信號(hào)并將其對(duì)其信號(hào)識(shí)別然后將其傳給顯示器，驅(qū)動(dòng)液晶顯示器顯示。 根據(jù)兩者的特點(diǎn)，設(shè)計(jì)一種基于 89C51 單片機(jī)與 FPGA 的總線接口邏輯電路，實(shí)現(xiàn)對(duì)機(jī)械式鍵盤按鍵的檢測(cè)和譯碼輸出。 目 錄 1. 概述 .............................................................................................. 3 2. 89C51 單片機(jī)簡(jiǎn)介 ....................................................................... 3 3. FPGA 簡(jiǎn)介 ................................................................................... 3 4. 矩陣鍵盤控制系統(tǒng) ....................................................................... 3 . FPGA 設(shè)計(jì)框圖 .................................................................. 3 . 單片機(jī)硬件實(shí)現(xiàn) .................................................................. 4 . 鍵盤控制系統(tǒng)子模塊 .......................................................... 4 矩陣鍵盤原理 ............................................................... 4 時(shí)鐘分頻模塊 ............................................................... 5 鍵盤掃描模塊 ............................................................... 6 譯碼轉(zhuǎn)換及三態(tài)門輸出模塊 ........................................ 6 單片機(jī)及液晶顯示模塊部分 ........................................ 7 5. 仿真及結(jié)果分析 ........................................................................... 9 分頻模塊時(shí)序仿真 .............................................................. 9 鍵盤掃描模塊 ...................................................................... 9 譯碼輸出模塊 ...................................................................... 9 單片機(jī)與液晶顯示器模塊 ................................................ 10 6. 參考文獻(xiàn) .................................................................................... 11 致 謝 ................................................................................................ 12 附 錄 ................................................................................................ 13 《智能儀器 設(shè)計(jì)》 大作業(yè) —— 基于單片機(jī)和 FPGA的矩陣鍵盤控制系統(tǒng)設(shè)計(jì) 1 1. 概述 隨著可編程邏輯器件及 EDA 技術(shù)的發(fā)展，在系統(tǒng)設(shè)計(jì)中經(jīng)常會(huì)用到 FPGA 來擴(kuò)展單片機(jī)的相關(guān)資源。單片機(jī)具有性價(jià)比高、功能靈活、易于人機(jī)對(duì)話、強(qiáng)大的數(shù)據(jù)處理能力等特點(diǎn)；而 FPGA 則具有高速、高可靠性以及開發(fā)便捷、規(guī)范等特點(diǎn)， 因此 兩類器件相結(jié)合的電路結(jié)構(gòu)應(yīng)在許多高性能儀器儀表和電子產(chǎn)品中將被廣泛應(yīng)用。 本系統(tǒng)主要分為四大部分： 89C51 芯片、 FPGA 模塊、矩陣鍵盤和液晶顯示器。 2. 89C51 單片機(jī) 簡(jiǎn)介 89C51 是 Intel 公司生產(chǎn)的一種單片機(jī) ，在一小塊芯片上集成了一個(gè)微型計(jì)算機(jī)的各個(gè)組成部分。最高允許振蕩頻率是 12MHZ。 中央處理器 CPU 是單片微型計(jì)算機(jī)的指揮、執(zhí)行中心，由它讀人用戶程序，并逐條執(zhí)行指令。 89C5l 單片機(jī)的一個(gè)執(zhí)行周期由 6 個(gè)狀態(tài) (s1— s6)組成，每個(gè)狀態(tài)又持續(xù) 2個(gè)振蕩周期，分為 P1和 P2兩個(gè)節(jié)拍。若采用 12MHz 的晶體振蕩器，則每個(gè)機(jī)器周期為 1us，每個(gè)狀態(tài)周期為 1／6us；在一數(shù)情況下，算術(shù)和邏輯操作發(fā)生在 N 期間，而內(nèi)部寄存器到寄存器的傳輸發(fā)生在 P2 期間。由于單片機(jī)功能多，引腳數(shù)少，因而許多引腳具有第 2 功能；單片機(jī)對(duì)外呈 3總線形式，由P P0口組成 16 位地址總線；由 P0口分時(shí)復(fù)用作為數(shù)據(jù)總線。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有 限的缺點(diǎn)。 FPGA 的基本特點(diǎn)主要有： 1）采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片 ； 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片 ； 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳 ； 4） FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一 ； 5) FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM即可。因此，F(xiàn)PGA 的使用非常靈活。并進(jìn)一步將譯碼得到的 8 位二進(jìn)制數(shù)經(jīng)過一個(gè)三態(tài)門，通過中斷信號(hào)和 RD信號(hào)的控制，實(shí)現(xiàn)單片機(jī)和 FPGA 的 8位數(shù)據(jù)信號(hào)的互連。 圖 41 FPGA總體設(shè)計(jì)框圖 《智能儀器 設(shè)計(jì)》 大作業(yè) —— 基于單片機(jī)和 FPGA的矩陣鍵盤控制系統(tǒng)設(shè)計(jì) 4 . 單片機(jī)硬件實(shí)現(xiàn) 89C5l 單片機(jī) 接收從 FPGA 模塊傳送過來的信號(hào)，并對(duì)信號(hào)進(jìn)行識(shí)別，然后驅(qū)動(dòng)液晶顯示器顯示信號(hào)所代表的按鍵。 圖 42 單片機(jī)硬件接線圖 . 鍵盤控制系統(tǒng)子模塊 矩陣鍵盤原理 矩陣鍵盤又叫