freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于fpga的時(shí)間間隔測(cè)量?jī)x的設(shè)計(jì)-展示頁(yè)

2024-09-08 15:34本頁(yè)面
  

【正文】 有重要意義,而可馴鐘技術(shù)是時(shí)統(tǒng)設(shè)備實(shí)現(xiàn)定時(shí)校頻功能的主要方法之一 [2]。在可編程邏輯器件 (FPGA)單片上實(shí)現(xiàn)時(shí)間間隔測(cè)量已有大量成功的例子, 相對(duì)于傳統(tǒng)的設(shè)計(jì)方法,應(yīng)用 FPGA 技術(shù)除了具有測(cè)量的準(zhǔn)確度高和設(shè)備的穩(wěn)定性強(qiáng)等優(yōu)點(diǎn)外,更有系統(tǒng)集成度高、簡(jiǎn)單靈活、體積小、易于升級(jí)擴(kuò)展和成本低廉等優(yōu)點(diǎn), 因此通過編程在 FPGA 中實(shí)現(xiàn)高精度時(shí)間間隔測(cè)量具有深 遠(yuǎn)的意義?,F(xiàn)在高精度時(shí)間間隔測(cè)量已成為軍事通信、衛(wèi)星定位等航空航天和國(guó)防軍事中不可或缺的關(guān)鍵技術(shù)。 高精度短時(shí)間間隔測(cè)量是由多學(xué)科、多技術(shù)領(lǐng)域交叉形成的一門專業(yè)技術(shù),是高精度超聲波測(cè)距、激光脈沖測(cè)距和雷達(dá)測(cè)距的基礎(chǔ)。人類對(duì)時(shí)間間隔的測(cè)量經(jīng)歷了圭表、機(jī)械鐘、石英鐘、原子鐘等不同階段。 關(guān) 鍵 詞: FPGA, 時(shí)間間隔測(cè)量 , 差分 延遲內(nèi)插法 , 延遲線清華 大學(xué) 2020 屆畢業(yè)設(shè)計(jì)說(shuō)明書 ABSTRACT With the rapid development of science and technology,the demand of highprecision time and frequency are increasingly traditional Disciplined Clock System (adaptive frequency calibration system) adopts analog or semidigital system,which use high precision timeinterval counter measure time it exists shorting such as:high cost,large impact by environmental of microelectronics technology,and promote the development of programmable logic has been a low price, suitable for engineering applications of field programmable gate array (FPGA). So reaching precise timeinterval measure based on FPGA has the great practical significance. This paper analysis the monly methods of timeinterval. And the event delay interpolation method,the clock delay interpolation and the interpolation of three differential delay time interpolations of the simulation results show that the differential delay line based on the highest resolution measurements, a minimum consumption of hardware this basis,I design to realizing a 43ps delay difference of differential delay based on Cyclone II series of Alteras’ EP2C8Q208C8N integrated highprecision time interval measurement module be designed and embedded in determine the specific measurement for time interval:design by crude and fine main modules are:System clock module,coarse measurement module,and fine measurement units,data processing and data transmission modules. Finally use the VerilogHDL software to simulate the entire program in the . The FPGAbased time interval measurement accuracy of 200ps,with high accuracy,high integration,easytotransplant is a better design,has a good application prospects. Key words : FPGA, Time interval measurement, Differential delay interpolation , Delay line清華 大學(xué) 2020 屆畢業(yè)設(shè)計(jì)說(shuō)明書 第 I 頁(yè) 共 II 頁(yè) 目錄 研究背景與意義 ...................................................... 1 國(guó)內(nèi)外發(fā)展現(xiàn)狀 ...................................................... 3 論文主要研究?jī)?nèi)容 .................................................... 6 2 時(shí)間間隔測(cè)量的基本原理及方法 .......................................... 8 時(shí)間間隔測(cè)量的一般技術(shù)指標(biāo) .......................................... 8 準(zhǔn)確度 ............................................................. 8 頻率穩(wěn)定度 ......................................................... 8 分 辨率 ............................................................. 9 精度 ............................................................... 9 直接計(jì)數(shù)法 .......................................................... 9 時(shí)間內(nèi)插法 ......................................................... 10 內(nèi)插基礎(chǔ) ......................................................... 10 模擬內(nèi)插法 ....................................................... 10 游標(biāo)內(nèi)插法 ....................................................... 11 延遲內(nèi)插法 ....................................................... 12 差分 延遲內(nèi)插法 ................................................... 13 3 基于 FPGA 的時(shí)間內(nèi)插法的研究 .......................................... 14 可編程邏輯器件簡(jiǎn)述 ................................................. 14 FPGA 的發(fā)展 ....................................................... 15 FPGA 的結(jié)構(gòu)及工作原理 ............................................. 15 FPGA 設(shè)計(jì)基礎(chǔ) ..................................................... 16 基于 FPGA 的延遲時(shí)間內(nèi) 插法 .......................................... 19 延遲單元分析 ...................................................... 19 延遲時(shí)間內(nèi)插測(cè)量分析 .............................................. 21 4 總體設(shè)計(jì) .............................................................. 25 實(shí)現(xiàn)方案 ........................................................... 25 主要模塊設(shè)計(jì)與實(shí)現(xiàn) ................................................. 25 清華 大學(xué) 2020 屆畢業(yè)設(shè)計(jì)說(shuō)明書 第 II 頁(yè) 共 II 頁(yè) 系統(tǒng)時(shí) 鐘 產(chǎn)生模塊 .................................................. 26 測(cè)量模塊 ........................................................... 27 數(shù) 據(jù)處理模塊 ...................................................... 29 數(shù)據(jù)存儲(chǔ)模塊 ....................................................... 30 通信模塊 ........................................................... 30 顯示模塊 ........................................................... 31 5 結(jié)論 .................................................................. 33 參考文獻(xiàn) ................................................................ 34 致 謝 .................................................................. 36 清華 大學(xué) 2020 屆畢業(yè)設(shè)計(jì)說(shuō)明書 第 1頁(yè) 共 36頁(yè) 1 緒論 研究背景與意義 現(xiàn)代科學(xué)技術(shù)的發(fā)展建立在精密測(cè)量基礎(chǔ)之上,對(duì)時(shí)間間隔測(cè)量技術(shù),尤其是對(duì)高 精度高分辨率的時(shí)間間隔測(cè)量技術(shù)的研究具有重大的意義,無(wú)論是在通訊、電子儀器、導(dǎo)航定位、航天航空、天文,還是計(jì)量、 電子技術(shù)等領(lǐng)域都離不開高精度的時(shí)間間隔測(cè)量 [1]。設(shè)計(jì)主要包括四個(gè)部分:系統(tǒng)時(shí)鐘模塊、粗測(cè)量單元、細(xì)測(cè)量單元、數(shù)據(jù)處理與數(shù)據(jù)傳輸模塊,并在 QuartusII 開發(fā)環(huán)境下通過 VerilogHDL 語(yǔ)言對(duì)模塊進(jìn)行軟件實(shí)現(xiàn)。 本文詳細(xì)分析了幾種傳統(tǒng)時(shí)間間隔測(cè)量方法,深入研究了延遲單元在 FPGA 中的實(shí) 現(xiàn)方法,并對(duì)事件延遲內(nèi)插法、時(shí)鐘延遲內(nèi)插法、以及差分延遲內(nèi)插法三種時(shí)間內(nèi)插法 的仿真驗(yàn)證,結(jié)果表明,基于差分延遲線測(cè)量的分辨率最高,消耗硬件資源最少。清華 大學(xué) 2020 屆畢業(yè)設(shè)計(jì)說(shuō)明書 畢業(yè)設(shè)計(jì)說(shuō)明書 基于 FPGA 的時(shí)間間隔測(cè)量?jī)x的設(shè)計(jì) 學(xué)生姓名 : 學(xué)號(hào): 學(xué) 院 : 專 業(yè) : 指導(dǎo)教師 : 2020 年 6 月清華 大學(xué) 2020 屆畢業(yè)設(shè)計(jì)說(shuō)明書 摘 要 隨著科技的飛速發(fā)展,人們對(duì)高精度的時(shí)間頻率的需求越來(lái)越高,傳統(tǒng)可馴鐘系統(tǒng) (自動(dòng)校頻系統(tǒng) )是模擬或半數(shù)字體制,其時(shí)差 測(cè)量單元采用高精度時(shí)間間隔計(jì)數(shù)器,存 在成本高、調(diào)試?yán)щy和不易建立模型等缺點(diǎn)。微電子技術(shù)的發(fā)展,推動(dòng)了可編程邏輯技 術(shù)的發(fā)展,出現(xiàn)了價(jià)格低廉、適合工程應(yīng)用的現(xiàn)場(chǎng)可編程邏輯器件 (FPGA),因此采用 FPGA 實(shí)現(xiàn)高精度時(shí)間間隔測(cè)量具有很大的現(xiàn)實(shí)意義。在此基礎(chǔ)之上,在 Altera 公司 CycloneII 系列的 EP2C8Q208C8N 芯片中實(shí)現(xiàn)分辨率為 43ps的差分延遲鏈,采用粗細(xì)結(jié)合測(cè)量的方案,設(shè)計(jì)了一個(gè)集成在 FPGA 內(nèi)的高精度時(shí)間間隔 測(cè)量模塊。 基于 FPGA 的時(shí)間間隔測(cè)量的精度達(dá)到 200ps,具有高精度、集成度高、易于移植的特
點(diǎn)擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1