【正文】 address can be set to any value and the nextaddress es from three source including the nextaddress field in the current microinstruction. Microroutines have subroutines, just as programs do. To distinguish them, we call subroutines for microprograms microsubroutines. The SBR is used to store the next address for the CAR at the time a microsubroutine in order to return microprogram execution to the 17 next microinstruction in the calling microroutine. The final part of the control unit is the instruction decode, which consists of binational logic and is also a next address source for the CAR. Microprogram structure We approach the microprogram design top down. The top level consists of an ASMlike chart giving a flow of microroutines. These routines have labels similar to the stages in the pipelined CPU in section 811. in this case, however, rather than being performed in a single clock with binational logic, the routines require the use of the same hardware over multiple cycles. The flow between and, to same extent, within the routines is intimately tied to the instructions and their decoding. Since the mapping ROM can be used for branching simultaneously with a format A data transfer or manipulation operation, it is convenient to control the flow between microroutines entirely by using the mapping ROM. This flow is shown in Figure 108。 8 圖 5 參考文獻 [1]． DIETMEYER， D． L．， Logic Design ofDigital Systems,3rd ed． Boston， MA： Allvn． Bacon， 1988． [2]． MANO， M． M． Computer Engineering： Hardware Design． Englewood Cliffs,NJ： Prentice Hall， 1988． [3]． HAMACHER， V C．， VRANESIC， Z． G， AND ZAKY’ S． G． Computer Organization, 3rd ed． New York， Ny． McGraw— Hill， 1990． 9 [4]． HENNESSY工 L．， AND PATTERSON， D． A． Computer Architecture： A Quantitative Approach,2nd ed． San Francisco， CA： Morgan Kaufmann， 1996． [5]． KANE． G．． AND HEINRICH， 1． MIPS RISc Architecture． Englewood Cliffs,NJ： Prentice Hall， 1992． [6]． SPARC INTERNATIONAL． INC． The SP4尺 C Architecture Manual： Version＆ Englewood Clifts,NJ： Prentice Hall． 1992． [7]． MANO． M． M． Computer System Architecture,3rd ed． Englewood Cliffs,NJ： Prentice Hall． 1993． CENTRAL PROCESSING UNIT DESIGNS ABSTRACT The CPU is the key ponent of a digital puter. Its purpose is to decode instruction receied from memory and perform transfers, arithmetic, logic, and control operations with data stored in internal registers, memory, or I/O interface units. Externally, the CPU provides one or more buses for transferring instructions, data, and control information to and from ponents connected to it. In the generic puter at the beginning of chapter 1, the CPU is a part of the processor and is heavily shaded. CPUs, however, may also appear in puters. Small, relatively simple puters called microcontrollers are used in puters and in other digital systems to perform limited or specialized tasks. For example, a microcontroller is present in the keyboard and in the monitor in the generic puter。 在討論了復雜指令集計算機（ CISC）或是精簡指令集計算機（ RISC）的性能之后，我們談到了一些先進的概念，包括并行執(zhí)行單位，帶有 流水線的微程序控制器組合，超流水線處理器，超標量處理器，以及高性能的預測和投機技術。流水線的 CPU 都有數據和控制風險問題能力。關于控制的微程序被模塊化以致在執(zhí)行關于指令的微程序中共享許多微型子路線?？刂莆⒊绦蛭挥诠獗P ROM中，以及一 個多路復用器的組合和一個光盤 ROM提供快速的指令解碼。 在這篇文章中，我們檢查了兩個 CPU 的設計：復雜指令集計算機（ CISC）或是精簡指令集計算機（ RISC）。這些操作的存在明顯領先于直接引導的路徑，這些路徑從零操作執(zhí)行，程序分支和兩個操作執(zhí)行到中斷處理。這個是被反饋微線路完成的。反饋路線也是使用這個標準登記位置來發(fā)現結 果和它的地址。一個操作地址和參數值被放在登記的 R12 到 R15 (SA, SD, DA, and DD)中的為它們保留的位置。 在我五個決策中的四個，一個獲取操作路線是要進行的。這些途徑維護來自在指令獲取中的操作碼（ OPCODE）的三個位的解碼，以獲得轉化數額參數。在最后的情況下，圖中的分支直接去執(zhí)行。由于 OPCODE 的位是被用來指指令正在被解碼的運算，在三種情況下，這個分支的目的是微線路去獲取運算。一個五條分支的結果。當 MM等于 0 時，只有前三個 OPCODE 的位被使用，其余的位都設置為 0。獲取的指令被放 置在 IR 中。 每個指令的執(zhí)行都以指令獲取微指令為開端的。由于測繪光盤可用來分流的同時帶有一種格式一個數據傳輸和操作動作，它可以通過使用測繪光盤方便的控制整個微線路之間的流動。但是，在這種情況下，不是 表現單一的帶有組合邏輯的計數器，路線要求在多個周期上使用相同的硬件。最高一層由一個像 ASM 的圖組成，給出了一個流動的微線路?？刂茊卧淖詈笠徊糠质侵噶罱獯a器，它由組合邏輯組成，它也是 CAR的下一個地址的來源。為了區(qū)分它們，我們把微線路叫做微程序微子線路。隨著平行登錄，地址可以被設置成任何值和下一個地址，她來 自包括在微 6 圖 4 指令里的下一地址領域的三個來源。在控制范圍內的次序是由微型程序裝置提供的，它包括兩個登記：控制處理登記 CAR 和副程式分支機構登記 SBR。 在一些設計PC 和 SP 是邏輯的，它們包含在注冊文件中，因此是數據路徑的一部分。這個控制由四個主要部分組成。例如，沒有專門的乘法和部分硬件，這些操作必須被微程序執(zhí)行從而控制數據路徑。作為設計過程的一個部分，新的數據路徑需要進行檢查，以確保它具有執(zhí)行指令集和處理方式的所有必要的能力。新的切換器的特征是在第 810部分上代替了原來的切換器，看在圖 5(b)。同時，來自輸入操作的適當的結束位必須送交執(zhí)行觸發(fā)器。 這些輸入是由兩個 4比 1多路復用器提供的，它們是 MUX R 和 MUX L，添加到一個基本的 16位切換器中，所有這些都顯示在圖 5(a)。旋轉切換要求來自與被給定的切換器的終端相反的位。對于 合乎邏輯的切換， 0 要向前面一樣被插入。 在 8 個被提供的切換指令的基礎上，我們發(fā)現來自第 810 節(jié)的切換器我們需要進行修改。對注冊文檔最后的改變就是取代在帶有在線上他們輸入的開放的集成電路和帶有在線上他們輸出的不變的 0值的文件中的存儲元素 R0。這個多路復用器是被第二位的 DST或是 SRC 控制的，取決于它們之間的一個在任何一個微指令中的第一位一個 1，從而確保正確的第二位是用來確定注冊地址的。每個領域的第一個位是在微指令 5 （ 0）中的登記地址和指令（ 0）中的登記地址之間進行選擇的。 一個四倍的 2比 1的多路復用器附屬在兩個地址一個一個的輸入到注冊文件中，在來自微指令的地址和指令的地址之間進行選擇。該登記冊檔案使用 B 地址的來源，以及A和 D處理的文件連接在一起，從而使其他來源和目的地使用同一個地址。為了完成這個目標，我們通過增加圖 4所示的邏輯來修改登記檔案。為了解決這個問題，首先，我們提供了來自微指令的 4 位注冊 地址，其次，選擇來自這些地址和微指令集的指令之間的微指令位。因此， R12 是源地址 SA， R13 是源數據 SD,R14 是目的地地址 DA， R15 是目的地數據 DD。圖 3提供了一個帶有臨時登 記屏蔽的擴展注冊文件的地圖。為了滿足這個需要，我們擴展了注冊文件從 9 登記到 8個登記， R0R7，對計算機程序員來說是可見的。在新的微程序的架構，有復雜的指示要跨越許多時鐘周期和執(zhí)行復雜的動作。我們對待每個反復修改的數據路徑，都是以注冊文件為開端的。 數據路徑組織 不是從頭開始，我們將重新使用非流水線數據路徑被雇用在第 810 節(jié)里的微程序控制器，并進行修改。此外，有些的指示執(zhí)行復雜的行動可被視為很可能會超過一個時鐘周期執(zhí)行的步驟的行動。通過查看指令的格式，我們發(fā)現大部分指令可以從來自內存的操作上進行直接操作。同樣的動作可 以通過使用帶有顯示指令的適當的處理模式來實現。在第 9章里給出的大部分操作都被包括在指令集里。因此，注冊模式對分支指令是無效的。對切換來說除了 S 領域和 SHA 領域，它的格式和 IR(15:14)=01 一樣的。此外，根據 MODE 領域的內容，第二個指令字母 W是一個地址或立即操作，有可能 存在，也有可能不存在。如果 S等于 1 那么目的地使用處理方式，且來源是注冊的。其中一個地址，無論是來源或目的地，都使用處理模式。 如果 IR(15:14) 等于 10，然后有兩個地址被用來正確的指令。因為運算或處理是來自注 冊。否則，如果第三位等于 0 的，間接處理就不適用，而如果等于 1 ，間接處理就適用。 MODE 的第三位明確是否地址是通過這些被用作間接處理的模式而形成。 圖 2給出了指定通過 MODE 領域的處理方式。因此， SAH 領域和 S領域是一個完整的 16 位 運算，但它們的值只有 015 是有意義的。但是，切換指令要求有一個切換數額來只是到底切換多少位。單處理可能會涉及 DST 格式里的注冊地址，所以 DST領域也會被引出。 如果 IR 是（ 15： 14）是 01，指令有一個操作，且是數據傳輸或數據操作指令。正如圖2(b)顯示的，只有 OPCODE 領域的是需要 的。 圖 2 OPCODE 的前兩位， IR（ 15： 14），確定了一些明確的操作和格式領域的如何使用。最后兩個領域是 SRC 和DST，分別是 3位