【正文】 編寫(xiě)： 3 1. 引言 .......................................................................................................................... 4 . 前言 ............................................................................................................ 4 . 文檔術(shù)語(yǔ) ..................................................................................................... 4 . 參考文檔 ..................................................................................................... 4 2. 開(kāi)發(fā)環(huán)境 ................................................................................................................... 4 3. 硬件詳細(xì)設(shè)計(jì) ............................................................................................................ 5 . 系統(tǒng)架構(gòu) ..................................................................................................... 5 . 主板 ............................................................................................................ 5 . 主板硬件框圖 ....................................................................................... 6 . 模塊 1： CPU核心板 ............................................................................ 6 . 模塊 2：時(shí)鐘模塊 .............................................................................. 18 . 模塊 3：無(wú)線通訊 .............................................................................. 19 . 模塊 6 以太網(wǎng)接口 ............................................................................. 24 . RS232/RS485 電路 .............................................................................. 26 . SD 卡模塊電路 ................................................................................... 27 . 直流量采集模塊 ................................................................................. 28 . USB HOST 接口 ................................................................................. 30 . 遙控遙信板 ............................................................................................... 31 . 硬件框圖 ............................................................................................ 31 . 遙信電路模塊 ..................................................................................... 31 . 遙控電路模塊 ..................................................................................... 33 . 遙測(cè)板 ...................................................................................................... 34 . 遙測(cè)板框圖 ........................................................................................ 34 . 遙測(cè)電路模塊 ..................................................................................... 34 . 電源模塊 ............................................................................................ 38 . ................................................................................................................ 40 . 元器件總成本： ................................................................................. 40 . 硬件測(cè)試方法 ............................................................................................ 40 4. FPGA邏輯設(shè)計(jì) ....................................................................................................... 41 . 子板邏輯 ................................................................................................... 41 . 架構(gòu)概述 ............................................................................................ 41 . 主板邏輯 ................................................................................................... 44 5. 結(jié)構(gòu)工藝設(shè)計(jì) .......................................................................................................... 44 . 外觀設(shè)計(jì) ......................................................................... 錯(cuò)誤 !未定義書(shū)簽。 . 外形結(jié)構(gòu) .................................................................. 錯(cuò)誤 !未定義書(shū)簽。 . 終端內(nèi)部結(jié)構(gòu) ........................................................... 錯(cuò)誤 !未定義書(shū)簽。 . 其他 ................................................................................ 錯(cuò)誤 !未定義書(shū)簽。 . 接口 描述： 32位 RISC嵌入式 ARM9+DSP內(nèi)核 CPU： OMAPL138ZWT，通過(guò)內(nèi)置 DDR2/mDDR控制器接口外擴(kuò) 1片 32M/16位或 64M/16 位 DDR2 SDRAM： MT47H32M16HR/MT47H64M16HR； 通 過(guò) 內(nèi) 置 外 部 存儲(chǔ) 器 接 口（ EMIFA ）外擴(kuò) 1 片 128MBytes NandFLASH：MT29F1G08ABAEAWPIT 和一片 FPGA: ALTERA EP3C25F256。 7 . 設(shè)計(jì)原理： 1） DDR2 因 OMAPL138ZWT 內(nèi)部集成的 RAM 較小，需外擴(kuò)一片 RAM，可利用芯片內(nèi)置的DDR2/mDDR 控制器接口外擴(kuò)一片 32M 或 64M 容量的 DDR2 SDRAM： MT47H32M16HR或 MT47H64M16HR 接口如 Figure 1519 所示，引腳定義如 Table 151 所示； 為滿足信號(hào)完整性要求，需要在信號(hào)線進(jìn)行端接處理。 1%R 27040227R 177。 1%R 52040227R 177。 1%R 55040227R 177。 1%R 57040227R 177。 1%R 59040227R 177。 1%R 61040227R 177。 1%C PU _D D R _C Sn5C PU _D D R _C LKP5C PU _D D R _C LKN5C PU _D D R _W En5C PU _D D R _D QS15C PU _D D R _R ASn5C PU _D D R _C ASn5C PU _D D R _D QM 15C PU _D D R _D QS05C PU _D D R _C KE5C PU _D D R _D QM 05C PU _D D R _A[ 0: 13]5C PU _D D R _BA[ 0: 2]5R 69040227R 177。 1%R 71040227R 177。 1%MT47H32M16HRMT47H64M16HRDDR2 SDRAMU2A0M8A1M3A2M7A3N2A4N8A5N3A6N7A7P2A8P8A9P3A10M2BA0L2OD TK9D Q0G8D Q1G2D Q2H7D Q3H3D Q4H1D Q5H9D Q6F1D Q7F9U D QSB7U D QSA8LD MF3VD DJ9VD DM9VD D LJ1VR EFJ2VD D QE9VSSA3VSSE3VD D QA9VD DE1RFU1A2RFU2E2C KEK2CKJ8CKK8C ASL7R ASK7WEK3CSL8VD D QC3VD D QC7VD D QC9VSSQD8VSSQE7VSSQF2VSSQF8VD DA1VSSJ3A11P7BA1L3A12R2BA2L1VSSN1VSSD LJ7VSSQB2RFU3R3D Q8C8D Q9C2D Q10D7D Q11D3D Q12D1D Q13D9D Q14B1D Q15B9VD DR1VD D QG1VD D QG7VD D QG9VSSP9VSSQD2VSSQA7VSSQB8VSSQH2VSSQH8VD D QG3VD D QC1UDMB3LD QSE8 LD QSF7RFU4R7RFU5R8R3040227R 177。 1%R5040227R 177。 1%R7040227R 177。 1%R9040227R 177。 1%R 10040227R 177。 1%VC C _3V3D 1, 2, 3, 5, 6GN D 1, 2, 3, 5, 6R 12