【正文】 . 設(shè)計原理 因 RS232 和 RS485 外接端子是共用的，故需一個雙刀雙擲開關(guān)進行切換。網(wǎng)絡(luò)連接和傳輸指示燈采用獨立的 LED 燈指示。 . 可靠性設(shè)計 基于無線公網(wǎng)模塊的應(yīng)用已經(jīng)積累了一定經(jīng)驗，總得來說仍然是驅(qū)動層及應(yīng)用程序?qū)与p重保護，驅(qū)動層通過查詢模塊，獲取鏈路狀態(tài)；應(yīng)用程序通過與上位機的通信超時機制判斷鏈路狀態(tài)；一旦發(fā)現(xiàn)鏈路異常，即通過重啟鏈路方式修復(fù)通信。 COM2為硬件的 RS232/RS485接口，相對于軟口的 RS232/RS485接口，其帶載能力更強（是軟口的 6到 8倍），工作更加穩(wěn)定。 短距離無線模塊： 短距離無線通訊采用上海桑銳電子科技 有限公司的成品模塊 SRWF1022，其 提供透明數(shù)據(jù)接口，能適應(yīng)任何標(biāo)準(zhǔn)或非標(biāo)準(zhǔn)的用戶協(xié)議，自動過濾掉空中產(chǎn)生的假數(shù)據(jù)，用戶無需編制多余的程序，實現(xiàn)所收即所發(fā)。各模塊對主板的接口統(tǒng)一定義。 GPS 通訊 模塊接口 ： 因主 CPU 串口有限（只有 3 路， 2 路用作 232/485 通訊、剩下 1 路用作 GPRS/CDMA 20 通訊），故用軟串口與 GPS 模塊進行通訊，外加兩個 GPIO 控制 GPS 模塊的復(fù)位及喚醒。 系統(tǒng)上電時， ()(), 給時鐘芯片供電，僅當(dāng)系統(tǒng)失電時 電池才會給時鐘芯片供電， D3 為了防止 。電源芯片使用 AS1301； 內(nèi)核供電 V C C _ 3 V 3 D+C 3 0 01 0 u F / 1 6 V / AC 9 222pFT P 8S M DR 1 4 55 9 K 1 %V D D _ 1 V 2 DR 1 4 65 9 K 1 %C 9 34 . 7 u FL5C D R H 3 D 1 4 4 R 7U 1 1AS1301IN4EN1FB5LX3GND2F B 1 1M C P 0 6 0 3 F 3 0 01122 LVDS總線供電 +C 29 910 uF / 16 V/ AT P7SM DC 8622pFR 8918 7K 1%VC C _2 V5 DR 9659 K 1%C 914. 7u F+ 3V 3 L4C D R H 3D 14 4 R 7U 10AS1301IN4EN1FB5LX3GND2F B1 0M C P0 60 3F 30 01122P O W E R F O R L V D S B U S O F F P G A . 可靠性設(shè)計（性能， EMC）： a)靜電防護：無 b)快速脈沖群防護：無 c)浪涌防護：無 . 成本估計： 約 380 元 18 . 時鐘模塊 . 功能： 為系統(tǒng)提供實時時鐘。 C 230. 1u F / 50 V X 7RD2 LEDVC C _5 VD5V _I N+C 2410uF/16V X5RU4N C P3 49 M N AEI N 07I N 11OU T 04OU T 15EN6GND2F LA G3VOLT_ERRA n y v o l t a g e o v e r 5 . 8 V w i l l t r i g g e r O v e r v o l t a g e c o n d i t i o n . R e d L E D( L E D 1 ) w i l l t u r n o n a n d t h e D C v o l t a g e w i l l b e t u r n e d o f f .+C 2710uF/16V X5R5V _I NF B2M C P0 60 3F 30 01122R 8804 02 4 . 7K 177。 10%VC C _3V3DC 2950402104177。 1%R 87040249. 9R 177。 1 ％VC C _3V3DF B1F BM A11160808 601T1122G350M H zVC C4NC1 C LK3GN D2EC LKVC C _3V3DR 84040249. 9R 177。 1 ％R 276040212. 1K177。 1 ％R 27204024. 7K177。 1%R 142040250R 177。 1%C 145R 138040250R 177。 1%R 1340402100R 177。 1%F PGA_C S 5EBI _D [ 0: 15] 4, 5EM A_A[ 0: 9] 4, 5EM A_OE 4, 5EM A_W E 4, 5+C 30010uF / 16V/ AT P8SM DC 9222pFR 14559K 1%VD D _1V2DR 14659K 1%C 934. 7uFL5C D R H 3D 144R 7U 11AS1301IN4EN1FB5LX3GND2F B11M C P0603F 3001122VD D _1V2DEM A_A3EM A_A2EM A_A1EM A_A8EM A_A7EM A_A6EM A_A5EM A_A4EM A_A0EM A_A9G430M H zVC C4NC1C LK3GN D2VC C _3V3DC 810402104177。 1%R 1620402170R 177。 1%C 134C 137C 135R 158040250R 177。 1%C 129 C 130SY N _Signal 1, 6R 154040250R 177。 1%R 105R 1500402100R 177。 注：因所用 FPGA芯片的真實的 LVDS口不足，需使用一路仿真 LVDS口。 10 %N AN D _R B 3） FPGA 因 FTU需要采集的交流信號及遙信信號和控制的遙控信號眾多，可利用 EMIFA接口接一片 FPGA進行預(yù)處理。 1%VC C _3 V3 DVC C _3 V3 D VC C _3 V3 DC 1904 02 1 00 nF 177。 1%C PU _D D R _A13C PU _D D R _A[ 0: 13]5C PU _D D R _D [ 0: 15] 2） NANDFLASH 因 OMAPL138ZWT 內(nèi)部集成的 ROM 較小，需外擴一片 NANDFLASH，可利用芯片內(nèi) 置 的 EMIFA 接 口 外 擴 一 片 1Gb 或 2Gb 容 量 的 NANDFLASH ： MT29F1G08ABAEAWPIT 或 MT29F2G08ABAEAWPIT。 1%D D R 2_N C S1D D R 2_A12D D R 2_BA2D D R 2_BA1D D R 2_BA0D D R 2_SD C KED D R 2_C ASD D R 2_N C S1D D R 2_N SD C KD D R 2_SD C KD D R 2_D QS1D D R 2_SD W ED D R 2_R ASD D R 2_D QS0D D R 2_D QM 0D D R 2_D QM 1EBI _A15C1C2C3C4C5C6C7C8C9C 10C 11C 12C 13C 14C 15C 16D D R _VR EFVC C _1V8DC 170402100nF 177。 1%R 24040227R 177。 1%R 20040227R 177。 1%R 16040227R 177。 1%VC C _3V3D 1, 2, 3, 5, 6GN D 1, 2, 3, 5, 6R 12040227R 177。 1%R9040227R 177。 1%R5040227R 177。 1%R 71040227R 177。 1%R 61040227R 177。 1%R 57040227R 177。 1%R 52040227R 177。 7 . 設(shè)計原理： 1） DDR2 因 OMAPL138ZWT 內(nèi)部集成的 RAM 較小，需外擴一片 RAM，可利用芯片內(nèi)置的DDR2/mDDR 控制器接口外擴一片 32M 或 64M 容量的 DDR2 SDRAM： MT47H32M16HR或 MT47H64M16HR 接口如 Figure 1519 所示，引腳定義如 Table 151 所示； 為滿足信號完整性要求，需要在信號線進行端接處理。 . 其他 ................................................................................ 錯誤 !未定義書簽。 . 外形結(jié)構(gòu) .................................................................. 錯誤 !未定義書簽。 . 銘牌 ......................................................................... 錯誤 !未定義書簽。 . ......................................................................................................................... 44 4 1. 引言 . 前言 . 文檔術(shù)語 . 參考文檔 2. 開發(fā)環(huán)境 硬件設(shè)施：普通個人 PC 軟件： protel99 se Cadence 5 3. 硬件詳細設(shè)計 . 系統(tǒng)架構(gòu) 背板OMAPL138 +FPG(EPC25)FPGA(EP4CE6)+D760 X2AD采集板 X4FPGA(EP4CE6)遙信遙控板 X4主板 X1電源板 X1LVDS TXLVDS RXLVDS TXLVDS RXLVDS TX X8LVDS RX X8+5V+24V . 主板 6 . 主板硬件框圖 E M I F AFPGA*9L V D S 0L V D S 8…內(nèi) 存 芯 片M T 4 7 H 6 4 M 1 6 H RD D R 2 S D R A M程 序 存 儲 芯 片M T 2 9 F 2 G 0 8 A B A E A W PN A N D F L A S HEMIFADDR2以 太 網(wǎng)D M 9 1 6 1O M A P 1 3 8R M I IU A R T * 2短 距 離 無 線 模 塊 S R W F 1 0 2 2sUARTM M C S D 1G P S 模 塊sUARTR J 4 5 接 口F P G AU A R TG P R S / C D M A 模 塊S I M卡 座R S 2 3 2 / 4 8 5 芯 片2 路2 3 2 / 4 8 5接 口I I CA D C 芯 片A D S 1 0 1 5兩 路 直流 量 接口U S B接 口U S B 1 ( U S B 2 . 0 H O S T )S D 卡 槽電 源 模塊G P I O ( 控 制 信 號 與 檢 測 信 號