數(shù)字邏輯20xx考試復(fù)習(xí)重點(diǎn)-文庫吧資料
2024-11-04 23:21本頁面
【正文】 形式，又有十進(jìn)制的特點(diǎn)。如：觸發(fā)器，計(jì)數(shù)器，寄存器等。v 基于Verilog HDL的存儲器設(shè)計(jì)方法2．范圍（“工作原理的分析”不要求）（“工作原理的分析”不要求）（重點(diǎn)掌握）（幾種ROM的“工作原理的分析”不要求）（與RAM擴(kuò)展相同）（ROM實(shí)現(xiàn)任意組合邏輯函數(shù)的設(shè)計(jì)方法） HDL的存儲器設(shè)計(jì)第9章可編輯邏輯器件1．重點(diǎn)v 陣列型PLD和單元型PLD的基本結(jié)構(gòu)和特點(diǎn)主要是一些基本概念2．范圍 的設(shè)計(jì)方法（主要是定義）（主要定義）第四篇：數(shù)字邏輯復(fù)習(xí)范圍數(shù)字邏輯復(fù)習(xí)范圍 P143,。當(dāng)存在非工作狀態(tài)時，也需要檢查能否自啟動。適于邏輯圖比較簡單的電路。適于邏輯函數(shù)表達(dá)式比較容易寫出的電路。適于對同一組控制信號取不同的值時，輸出取不同的值，例如奇偶校驗(yàn)器。適于具有優(yōu)先級邏輯的電路（例如優(yōu)先編碼器）或根據(jù)不同的條件（一般為使能信號）執(zhí)行不同的操作的電路（例如譯碼器、數(shù)值比較器等），常用if語句描述；也適于邏輯功能比較簡單、輸出信號單一的電路（如加法器、偽碼檢驗(yàn)電路、某判別電路），直接用assign語句描述。預(yù)祝同學(xué)們期末考試取得好成績！第1章數(shù)制與編碼1．重點(diǎn)vvvv 數(shù)制的表示方法 十進(jìn)制轉(zhuǎn)換為N進(jìn)制的轉(zhuǎn)換方法、二進(jìn)制與八進(jìn)制或十六進(jìn)制的相互轉(zhuǎn)換 原碼、反碼和補(bǔ)碼的表示方法，補(bǔ)碼的加法運(yùn)算和減法運(yùn)算 十進(jìn)制數(shù)的二進(jìn)制編碼2．范圍第2章邏輯代數(shù)和硬件描述語言基礎(chǔ)1．重點(diǎn)v 邏輯函數(shù)的表示方法（由真值表推導(dǎo)出邏輯函數(shù)表達(dá)式的最小項(xiàng)推導(dǎo)法和最大項(xiàng)推導(dǎo)法）v 邏輯代數(shù)基本公式、基本定理和常用公式v 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式v 邏輯函數(shù)的公式簡化法（“與或”表達(dá)式的化簡）v Verilog HDL的詞法v Verilog HDL的常用語句（如assign語句、if_else語句、case語句，always塊語句的正確使用，任務(wù)和函數(shù)的用法）2．范圍 HDL基礎(chǔ) HDL的詞法 HDL常用語句（賦值語句、條件語句、always塊語句，任務(wù)和函數(shù)） HDL模型第3章門電路1．重點(diǎn)vvvvvvv 常用邏輯門電路的功能 晶體二極管的穩(wěn)態(tài)開關(guān)特性 晶體三極管的穩(wěn)態(tài)開關(guān)特性 TTL與非門的外部特性（主要是電壓傳輸特性、輸出特性）、主要參數(shù) TTL其他類型門電路（OC門、TS門）MOS門邏輯表達(dá)式推導(dǎo)方法 能夠使用Verilog HDL設(shè)計(jì)門電路2．范圍（主要是一些基本概念）（主要是穩(wěn)態(tài)開關(guān)特性）（主要是穩(wěn)態(tài)開關(guān)特性）（主要是OC門、TS門）補(bǔ)充—MOS門邏輯表達(dá)式推導(dǎo)方法補(bǔ)充—各種集成門電路性能比較 HDL的門電路設(shè)計(jì)第5章組合邏輯電路1．重點(diǎn)v 組合邏輯電路與時序邏輯電路的特點(diǎn)v 組合邏輯電路的分析方法根據(jù)給定的某邏輯電路，能夠推導(dǎo)出其邏輯函數(shù)表達(dá)式；利用公式法進(jìn)行化簡，得到最簡表達(dá)式；并寫出真值表；通過分析真值表確定其邏輯功能。題量較大，請同學(xué)一定認(rèn)真對待、認(rèn)真復(fù)習(xí)！確保做題的速度和質(zhì)量。2．課程目標(biāo)通過本課程的學(xué)習(xí)，應(yīng)熟練掌握
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1