【正文】 一般步驟：四、組合邏輯電路中的險(xiǎn)象1．險(xiǎn)象的判斷判斷電路是否可能產(chǎn)生險(xiǎn)象的方法有代數(shù)法和卡諾圖法。第二步：將最簡(jiǎn)與—或表達(dá)式變換成與非—與非表達(dá)式。三種規(guī)則均不能改變邏輯函數(shù)本身的運(yùn)算順序。三、數(shù)制及其轉(zhuǎn)換1．不同的數(shù)制及其各種進(jìn)制轉(zhuǎn)換方法2．幾種常用的編碼（1）BCD碼用4位二進(jìn)制代碼對(duì)十進(jìn)制數(shù)字符號(hào)進(jìn)行編碼，簡(jiǎn)稱(chēng)為二–十進(jìn)制代碼，或稱(chēng)BCD(Binary Coded Decimal)碼。凡在課件中注明“了解即可”或“自學(xué)”的內(nèi)容不進(jìn)行考核。168。 ，會(huì)畫(huà)狀態(tài)圖。 綜合題（5’+5’+16’+16’+8’=50’）168。 各章習(xí)題必須掌握。168。 第7章168。預(yù)祝同學(xué)們期末考試取得好成績(jī)！第1章數(shù)制與編碼1．重點(diǎn)vvvv 數(shù)制的表示方法 十進(jìn)制轉(zhuǎn)換為N進(jìn)制的轉(zhuǎn)換方法、二進(jìn)制與八進(jìn)制或十六進(jìn)制的相互轉(zhuǎn)換 原碼、反碼和補(bǔ)碼的表示方法，補(bǔ)碼的加法運(yùn)算和減法運(yùn)算 十進(jìn)制數(shù)的二進(jìn)制編碼2．范圍第2章邏輯代數(shù)和硬件描述語(yǔ)言基礎(chǔ)1．重點(diǎn)v 邏輯函數(shù)的表示方法（由真值表推導(dǎo)出邏輯函數(shù)表達(dá)式的最小項(xiàng)推導(dǎo)法和最大項(xiàng)推導(dǎo)法）v 邏輯代數(shù)基本公式、基本定理和常用公式v 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式v 邏輯函數(shù)的公式簡(jiǎn)化法（“與或”表達(dá)式的化簡(jiǎn)）v Verilog HDL的詞法v Verilog HDL的常用語(yǔ)句（如assign語(yǔ)句、if_else語(yǔ)句、case語(yǔ)句，always塊語(yǔ)句的正確使用，任務(wù)和函數(shù)的用法）2．范圍 HDL基礎(chǔ) HDL的詞法 HDL常用語(yǔ)句（賦值語(yǔ)句、條件語(yǔ)句、always塊語(yǔ)句，任務(wù)和函數(shù)） HDL模型第3章門(mén)電路1．重點(diǎn)vvvvvvv 常用邏輯門(mén)電路的功能 晶體二極管的穩(wěn)態(tài)開(kāi)關(guān)特性 晶體三極管的穩(wěn)態(tài)開(kāi)關(guān)特性 TTL與非門(mén)的外部特性（主要是電壓傳輸特性、輸出特性）、主要參數(shù) TTL其他類(lèi)型門(mén)電路（OC門(mén)、TS門(mén)）MOS門(mén)邏輯表達(dá)式推導(dǎo)方法 能夠使用Verilog HDL設(shè)計(jì)門(mén)電路2．范圍（主要是一些基本概念）（主要是穩(wěn)態(tài)開(kāi)關(guān)特性）（主要是穩(wěn)態(tài)開(kāi)關(guān)特性）（主要是OC門(mén)、TS門(mén)）補(bǔ)充—MOS門(mén)邏輯表達(dá)式推導(dǎo)方法補(bǔ)充—各種集成門(mén)電路性能比較 HDL的門(mén)電路設(shè)計(jì)第5章組合邏輯電路1．重點(diǎn)v 組合邏輯電路與時(shí)序邏輯電路的特點(diǎn)v 組合邏輯電路的分析方法根據(jù)給定的某邏輯電路，能夠推導(dǎo)出其邏輯函數(shù)表達(dá)式；利用公式法進(jìn)行化簡(jiǎn)，得到最簡(jiǎn)表達(dá)式；并寫(xiě)出真值表；通過(guò)分析真值表確定其邏輯功能。BCD碼既有二進(jìn)制的形式，又有十進(jìn)制的特點(diǎn)。四、函數(shù)表達(dá)式的常用形式（五種常用形式）五、邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式：注意標(biāo)準(zhǔn)最小項(xiàng)（與或式）和標(biāo)準(zhǔn)最大項(xiàng)（或與式）的轉(zhuǎn)換方法：代數(shù)轉(zhuǎn)換法，真值表轉(zhuǎn)換法。第三步：畫(huà)出邏輯電路圖。2．險(xiǎn)象的消除（1）用增加冗余項(xiàng)的方法消除險(xiǎn)象（2）增加慣性延時(shí)環(huán)節(jié)（3）選通法五、常用中規(guī)模組合邏輯器件1．用4位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)4位二進(jìn)制并行加法/減法器。三、組合邏輯電路設(shè)計(jì)根據(jù)問(wèn)題要求完成的邏輯功能，求出在特定條件下實(shí)現(xiàn)給定功