【正文】 一般步驟：四、組合邏輯電路中的險象1．險象的判斷判斷電路是否可能產生險象的方法有代數(shù)法和卡諾圖法。第二步：將最簡與—或表達式變換成與非—與非表達式。三種規(guī)則均不能改變邏輯函數(shù)本身的運算順序。三、數(shù)制及其轉換1．不同的數(shù)制及其各種進制轉換方法2．幾種常用的編碼（1）BCD碼用4位二進制代碼對十進制數(shù)字符號進行編碼，簡稱為二–十進制代碼，或稱BCD(Binary Coded Decimal)碼。凡在課件中注明“了解即可”或“自學”的內容不進行考核。168。 ，會畫狀態(tài)圖。 綜合題（5’+5’+16’+16’+8’=50’）168。 各章習題必須掌握。168。 第7章168。預祝同學們期末考試取得好成績！第1章數(shù)制與編碼1．重點vvvv 數(shù)制的表示方法 十進制轉換為N進制的轉換方法、二進制與八進制或十六進制的相互轉換 原碼、反碼和補碼的表示方法，補碼的加法運算和減法運算 十進制數(shù)的二進制編碼2．范圍第2章邏輯代數(shù)和硬件描述語言基礎1．重點v 邏輯函數(shù)的表示方法（由真值表推導出邏輯函數(shù)表達式的最小項推導法和最大項推導法）v 邏輯代數(shù)基本公式、基本定理和常用公式v 邏輯函數(shù)的標準表達式v 邏輯函數(shù)的公式簡化法（“與或”表達式的化簡）v Verilog HDL的詞法v Verilog HDL的常用語句（如assign語句、if_else語句、case語句，always塊語句的正確使用，任務和函數(shù)的用法）2．范圍 HDL基礎 HDL的詞法 HDL常用語句（賦值語句、條件語句、always塊語句，任務和函數(shù)） HDL模型第3章門電路1．重點vvvvvvv 常用邏輯門電路的功能 晶體二極管的穩(wěn)態(tài)開關特性 晶體三極管的穩(wěn)態(tài)開關特性 TTL與非門的外部特性（主要是電壓傳輸特性、輸出特性）、主要參數(shù) TTL其他類型門電路（OC門、TS門）MOS門邏輯表達式推導方法 能夠使用Verilog HDL設計門電路2．范圍（主要是一些基本概念）（主要是穩(wěn)態(tài)開關特性）（主要是穩(wěn)態(tài)開關特性）（主要是OC門、TS門）補充—MOS門邏輯表達式推導方法補充—各種集成門電路性能比較 HDL的門電路設計第5章組合邏輯電路1．重點v 組合邏輯電路與時序邏輯電路的特點v 組合邏輯電路的分析方法根據(jù)給定的某邏輯電路，能夠推導出其邏輯函數(shù)表達式；利用公式法進行化簡，得到最簡表達式；并寫出真值表；通過分析真值表確定其邏輯功能。BCD碼既有二進制的形式，又有十進制的特點。四、函數(shù)表達式的常用形式（五種常用形式）五、邏輯函數(shù)表達式的標準形式：注意標準最小項（與或式）和標準最大項（或與式）的轉換方法：代數(shù)轉換法，真值表轉換法。第三步：畫出邏輯電路圖。2．險象的消除（1）用增加冗余項的方法消除險象（2）增加慣性延時環(huán)節(jié)（3）選通法五、常用中規(guī)模組合邏輯器件1．用4位二進制并行加法器設計一個4位二進制并行加法/減法器。三、組合邏輯電路設計根據(jù)問題要求完成的邏輯功能，求出在特定條件下實現(xiàn)給定功