數字邏輯20xx考試復習重點-在線瀏覽
2024-11-04 23:21本頁面
【正文】 rilog實現（3always），會根據狀態(tài)圖編寫程序。P 請認真復習，爭取好成績！第二篇：數字邏輯重點。（10小題，每小題2分,共20分）二、填空題（5小題，每空1分，共10分）三、邏輯函數化簡（2小題，共10分）四、分析題（共5小題，每小題8分，共40分）五、設計題。一定要弄懂每章作業(yè)與習題答案中的每一道題，并能夠自己獨立（脫離教材與課件）、熟練完成。3．考試題型填空題、單選題、簡答與計算題、分析與設計題。凡在課件中注明“了解即可”或“自學”的內容不進行考核。v 組合邏輯電路的自動設計方法方法一：最簡單的方法是根據電路的邏輯功能，直接用Verilog HDL的行為描述方式編寫源程序。方法二：根據電路的邏輯功能，列出真值表；然后直接用HDL描述邏輯功能（如case語句）。方法三：根據電路的邏輯功能，列出真值表；然后根據真值表寫出邏輯函數的標準表達式，再用HDL描述邏輯功能（如用assign語句）。方法四：根據電路的邏輯功能，列出真值表；然后根據真值表寫出邏輯函數的標準表達式；再根據邏輯函數表達式畫出邏輯圖。v 常用組合邏輯電路的電路結構和邏輯功能（加法器、編碼器、譯碼器、數據選擇器、數值比較器、奇偶校驗器等）v 譯碼器的應用，數據選擇器的應用v 基于Verilog HDL的組合邏輯電路設計方法（上述方法一~方法三）2．范圍第6章觸發(fā)器1．重點v 觸發(fā)器的特點和分類v 基本RS觸發(fā)器、鐘控觸發(fā)器、邊沿觸發(fā)器的邏輯功能及描述方法v 基于Verilog HDL的觸發(fā)器設計方法2．范圍’觸發(fā)器第7章時序邏輯電路1．重點v 時序邏輯電路的描述方法v 同步時序邏輯電路和異步時序邏輯電路的分析方法（一定要掌握）Setp1：根據電路結構寫出各觸發(fā)器的驅動方程和輸出方程，若為異步時序電路，需再寫出時鐘方程；Setp2：求狀態(tài)方程（即將各個觸發(fā)器的驅動方程代入相應的特性方程，并化簡）； Setp3：將輸入變量和觸發(fā)器初態(tài)的各種取值組合，代入狀態(tài)方程和輸出方程，計算出各級觸發(fā)器的次態(tài)值和電路的輸出值，得到狀態(tài)轉換表；Setp4：畫狀態(tài)轉換圖或時序圖；Setp5：描述電路功能。v 有限狀態(tài)機FSM的HDL設計方法v 常用時序邏輯電路的工作原理、邏輯功能及使用方法v 基于Verilog HDL的時序邏輯電路設計方法2．范圍（集成計數器實現M進制計數） HDL的時序邏輯電路設計第8章程序邏輯電路1．重點v 半導體存儲器的工作原理v 擴展存儲容量的方法RAM或ROM的擴展：如單片存儲器芯片輸出數據的位數不夠，需進行位擴展；如單片存儲器芯片的字數不夠，需進行字擴展；如存儲器芯片的位數和字數都不夠用，則需同時進行位和字的擴展。章節(jié)題型：1：選擇題20分 2：填空20分3：卡若圖化簡16分 4：狀態(tài)化簡10分5：邏輯設計16+20=36分（組合邏輯電路設計，同步時序邏輯設計）第五篇：數字邏輯復習大綱第一章基本知識
環(huán)評公示相關推薦
鄂ICP備17016276號-1