freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

數(shù)字邏輯20xx考試復(fù)習(xí)重點(diǎn)-文庫(kù)吧

2025-10-21 23:21 本頁(yè)面


【正文】 述方法、分析方法和設(shè)計(jì)方法;半導(dǎo)體存儲(chǔ)器的工作原理和擴(kuò)展存儲(chǔ)容量的方法;PLD的基本結(jié)構(gòu)和設(shè)計(jì)方法。一定要弄懂每章作業(yè)與習(xí)題答案中的每一道題,并能夠自己獨(dú)立(脫離教材與課件)、熟練完成。2.課程目標(biāo)通過(guò)本課程的學(xué)習(xí),應(yīng)熟練掌握數(shù)字邏輯的基本理論(數(shù)制、編碼、邏輯代數(shù)等),熟悉數(shù)字邏輯電路基本器件(數(shù)字集成電路和可編程邏輯器件)的電路結(jié)構(gòu)、功能和使用方法,熟練掌握數(shù)字邏輯電路的分析方法和基于Verilog HDL的設(shè)計(jì)方法。3.考試題型填空題、單選題、簡(jiǎn)答與計(jì)算題、分析與設(shè)計(jì)題。題量較大,請(qǐng)同學(xué)一定認(rèn)真對(duì)待、認(rèn)真復(fù)習(xí)!確保做題的速度和質(zhì)量。凡在課件中注明“了解即可”或“自學(xué)”的內(nèi)容不進(jìn)行考核。預(yù)祝同學(xué)們期末考試取得好成績(jī)!第1章數(shù)制與編碼1.重點(diǎn)vvvv 數(shù)制的表示方法 十進(jìn)制轉(zhuǎn)換為N進(jìn)制的轉(zhuǎn)換方法、二進(jìn)制與八進(jìn)制或十六進(jìn)制的相互轉(zhuǎn)換 原碼、反碼和補(bǔ)碼的表示方法,補(bǔ)碼的加法運(yùn)算和減法運(yùn)算 十進(jìn)制數(shù)的二進(jìn)制編碼2.范圍第2章邏輯代數(shù)和硬件描述語(yǔ)言基礎(chǔ)1.重點(diǎn)v 邏輯函數(shù)的表示方法(由真值表推導(dǎo)出邏輯函數(shù)表達(dá)式的最小項(xiàng)推導(dǎo)法和最大項(xiàng)推導(dǎo)法)v 邏輯代數(shù)基本公式、基本定理和常用公式v 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式v 邏輯函數(shù)的公式簡(jiǎn)化法(“與或”表達(dá)式的化簡(jiǎn))v Verilog HDL的詞法v Verilog HDL的常用語(yǔ)句(如assign語(yǔ)句、if_else語(yǔ)句、case語(yǔ)句,always塊語(yǔ)句的正確使用,任務(wù)和函數(shù)的用法)2.范圍 HDL基礎(chǔ) HDL的詞法 HDL常用語(yǔ)句(賦值語(yǔ)句、條件語(yǔ)句、always塊語(yǔ)句,任務(wù)和函數(shù)) HDL模型第3章門(mén)電路1.重點(diǎn)vvvvvvv 常用邏輯門(mén)電路的功能 晶體二極管的穩(wěn)態(tài)開(kāi)關(guān)特性 晶體三極管的穩(wěn)態(tài)開(kāi)關(guān)特性 TTL與非門(mén)的外部特性(主要是電壓傳輸特性、輸出特性)、主要參數(shù) TTL其他類(lèi)型門(mén)電路(OC門(mén)、TS門(mén))MOS門(mén)邏輯表達(dá)式推導(dǎo)方法 能夠使用Verilog HDL設(shè)計(jì)門(mén)電路2.范圍(主要是一些基本概念)(主要是穩(wěn)態(tài)開(kāi)關(guān)特性)(主要是穩(wěn)態(tài)開(kāi)關(guān)特性)(主要是OC門(mén)、TS門(mén))補(bǔ)充—MOS門(mén)邏輯表達(dá)式推導(dǎo)方法補(bǔ)充—各種集成門(mén)電路性能比較 HDL的門(mén)電路設(shè)計(jì)第5章組合邏輯電路1.重點(diǎn)v 組合邏輯電路與時(shí)序邏輯電路的特點(diǎn)v 組合邏輯電路的分析方法根據(jù)給定的某邏輯電路,能夠推導(dǎo)出其邏輯函數(shù)表達(dá)式;利用公式法進(jìn)行化簡(jiǎn),得到最簡(jiǎn)表達(dá)式;并寫(xiě)出真值表;通過(guò)分析真值表確定其邏輯功能。v 組合邏輯電路的自動(dòng)設(shè)計(jì)方法方法一:最簡(jiǎn)單的方法是根據(jù)電路的邏輯功能,直接用Verilog HDL的行為描述方式編寫(xiě)源程序。適于具有優(yōu)先級(jí)邏輯的電路(例如優(yōu)先編碼器)或根據(jù)不同的條件(一般為使能信號(hào))執(zhí)行不同的操作的電路(例如譯碼器、數(shù)值比較器等),常用if語(yǔ)句描述;也適于邏輯功能比較簡(jiǎn)單、輸出信號(hào)單一的電路(如加法器、偽碼檢驗(yàn)電路、某判別電路),直接用assign語(yǔ)句描述。方法二:根據(jù)電路的邏輯功能,列出真值表;然后直接用HDL描述邏輯功能(如case語(yǔ)句)。適于對(duì)同一組控制信號(hào)取不同的值時(shí),輸出取不同的值,例如奇偶校驗(yàn)器。
點(diǎn)擊復(fù)制文檔內(nèi)容
環(huán)評(píng)公示相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1