數(shù)字邏輯20xx考試復(fù)習(xí)重點-文庫吧
2024-11-04 23:21 本頁面
【正文】 述方法、分析方法和設(shè)計方法；半導(dǎo)體存儲器的工作原理和擴展存儲容量的方法；PLD的基本結(jié)構(gòu)和設(shè)計方法。一定要弄懂每章作業(yè)與習(xí)題答案中的每一道題，并能夠自己獨立（脫離教材與課件）、熟練完成。2．課程目標(biāo)通過本課程的學(xué)習(xí)，應(yīng)熟練掌握數(shù)字邏輯的基本理論（數(shù)制、編碼、邏輯代數(shù)等），熟悉數(shù)字邏輯電路基本器件（數(shù)字集成電路和可編程邏輯器件）的電路結(jié)構(gòu)、功能和使用方法，熟練掌握數(shù)字邏輯電路的分析方法和基于Verilog HDL的設(shè)計方法。3．考試題型填空題、單選題、簡答與計算題、分析與設(shè)計題。題量較大，請同學(xué)一定認(rèn)真對待、認(rèn)真復(fù)習(xí)！確保做題的速度和質(zhì)量。凡在課件中注明“了解即可”或“自學(xué)”的內(nèi)容不進行考核。預(yù)祝同學(xué)們期末考試取得好成績！第1章數(shù)制與編碼1．重點vvvv 數(shù)制的表示方法 十進制轉(zhuǎn)換為N進制的轉(zhuǎn)換方法、二進制與八進制或十六進制的相互轉(zhuǎn)換 原碼、反碼和補碼的表示方法，補碼的加法運算和減法運算 十進制數(shù)的二進制編碼2．范圍第2章邏輯代數(shù)和硬件描述語言基礎(chǔ)1．重點v 邏輯函數(shù)的表示方法（由真值表推導(dǎo)出邏輯函數(shù)表達式的最小項推導(dǎo)法和最大項推導(dǎo)法）v 邏輯代數(shù)基本公式、基本定理和常用公式v 邏輯函數(shù)的標(biāo)準(zhǔn)表達式v 邏輯函數(shù)的公式簡化法（“與或”表達式的化簡）v Verilog HDL的詞法v Verilog HDL的常用語句（如assign語句、if_else語句、case語句，always塊語句的正確使用，任務(wù)和函數(shù)的用法）2．范圍 HDL基礎(chǔ) HDL的詞法 HDL常用語句（賦值語句、條件語句、always塊語句，任務(wù)和函數(shù)） HDL模型第3章門電路1．重點vvvvvvv 常用邏輯門電路的功能 晶體二極管的穩(wěn)態(tài)開關(guān)特性 晶體三極管的穩(wěn)態(tài)開關(guān)特性 TTL與非門的外部特性（主要是電壓傳輸特性、輸出特性）、主要參數(shù) TTL其他類型門電路（OC門、TS門）MOS門邏輯表達式推導(dǎo)方法 能夠使用Verilog HDL設(shè)計門電路2．范圍（主要是一些基本概念）（主要是穩(wěn)態(tài)開關(guān)特性）（主要是穩(wěn)態(tài)開關(guān)特性）（主要是OC門、TS門）補充—MOS門邏輯表達式推導(dǎo)方法補充—各種集成門電路性能比較 HDL的門電路設(shè)計第5章組合邏輯電路1．重點v 組合邏輯電路與時序邏輯電路的特點v 組合邏輯電路的分析方法根據(jù)給定的某邏輯電路，能夠推導(dǎo)出其邏輯函數(shù)表達式；利用公式法進行化簡，得到最簡表達式；并寫出真值表；通過分析真值表確定其邏輯功能。v 組合邏輯電路的自動設(shè)計方法方法一：最簡單的方法是根據(jù)電路的邏輯功能，直接用Verilog HDL的行為描述方式編寫源程序。適于具有優(yōu)先級邏輯的電路（例如優(yōu)先編碼器）或根據(jù)不同的條件（一般為使能信號）執(zhí)行不同的操作的電路（例如譯碼器、數(shù)值比較器等），常用if語句描述；也適于邏輯功能比較簡單、輸出信號單一的電路（如加法器、偽碼檢驗電路、某判別電路），直接用assign語句描述。方法二：根據(jù)電路的邏輯功能，列出真值表；然后直接用HDL描述邏輯功能（如case語句）。適于對同一組控制信號取不同的值時，輸出取不同的值，例如奇偶校驗器。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1