數(shù)字邏輯20xx考試復(fù)習(xí)重點(diǎn)-預(yù)覽頁(yè)
【正文】 重點(diǎn)168。 題型包括：168。 綜合題（5’+5’+16’+16’+8’=50’）168。 168。 ，掌握利用譯碼器或數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路的原理與方法。 。 ，會(huì)畫狀態(tài)圖。 第5章168。 熟練掌握各種基本語(yǔ)句與編程風(fēng)格。 第6章168。168。 熟練掌握FSM的概念和屬性。P 請(qǐng)認(rèn)真復(fù)習(xí)，爭(zhēng)取好成績(jī)！第二篇：數(shù)字邏輯重點(diǎn)。一定要弄懂每章作業(yè)與習(xí)題答案中的每一道題，并能夠自己獨(dú)立（脫離教材與課件）、熟練完成。凡在課件中注明“了解即可”或“自學(xué)”的內(nèi)容不進(jìn)行考核。方法二：根據(jù)電路的邏輯功能，列出真值表；然后直接用HDL描述邏輯功能（如case語(yǔ)句）。方法四：根據(jù)電路的邏輯功能，列出真值表；然后根據(jù)真值表寫出邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式；再根據(jù)邏輯函數(shù)表達(dá)式畫出邏輯圖。v 有限狀態(tài)機(jī)FSM的HDL設(shè)計(jì)方法v 常用時(shí)序邏輯電路的工作原理、邏輯功能及使用方法v 基于Verilog HDL的時(shí)序邏輯電路設(shè)計(jì)方法2．范圍（集成計(jì)數(shù)器實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)） HDL的時(shí)序邏輯電路設(shè)計(jì)第8章程序邏輯電路1．重點(diǎn)v 半導(dǎo)體存儲(chǔ)器的工作原理v 擴(kuò)展存儲(chǔ)容量的方法RAM或ROM的擴(kuò)展：如單片存儲(chǔ)器芯片輸出數(shù)據(jù)的位數(shù)不夠，需進(jìn)行位擴(kuò)展；如單片存儲(chǔ)器芯片的字?jǐn)?shù)不夠，需進(jìn)行字?jǐn)U展；如存儲(chǔ)器芯片的位數(shù)和字?jǐn)?shù)都不夠用，則需同時(shí)進(jìn)行位和字的擴(kuò)展。三、數(shù)制及其轉(zhuǎn)換1．不同的數(shù)制及其各種進(jìn)制轉(zhuǎn)換方法2．幾種常用的編碼（1）BCD碼用4位二進(jìn)制代碼對(duì)十進(jìn)制數(shù)字符號(hào)進(jìn)行編碼，簡(jiǎn)稱為二–十進(jìn)制代碼，或稱BCD(Binary Coded Decimal)碼。8421碼中不允許出現(xiàn)1010～1111六種組合。（14）余3碼：由8421碼加上0011形成的一種無(wú)權(quán)碼，由于它的每個(gè)字符編碼比相應(yīng)8421碼多3，故稱為余3碼。掌握二進(jìn)制和格雷碼的轉(zhuǎn)換方法（22）奇偶檢驗(yàn)碼：奇偶檢驗(yàn)碼是一種用來(lái)檢驗(yàn)代碼在傳送過(guò)程中是否產(chǎn)生錯(cuò)誤的代碼。三種規(guī)則均不能改變邏輯函數(shù)本身的運(yùn)算順序。（1）“與或”表達(dá)式的化簡(jiǎn)（2）“或與”表達(dá)式的化簡(jiǎn)七、卡諾圖（K圖）1．n個(gè)邏輯變量的函數(shù)，卡諾圖有2n個(gè)方格，對(duì)應(yīng)2n個(gè)最小項(xiàng)。（2）圈的個(gè)數(shù)要少，使化簡(jiǎn)后邏輯函數(shù)的與項(xiàng)最少。(2)化簡(jiǎn)時(shí)可根據(jù)需要，把無(wú)關(guān)項(xiàng)視為“1”也可視為“0”，使函數(shù)得到最簡(jiǎn)。第二步：將最簡(jiǎn)與—或表達(dá)式變換成與非—與非表達(dá)式。第三步：畫出邏輯電路圖。第四章 組合邏輯電路一、組合邏輯電路定義若邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出值僅僅取決于該時(shí)刻各輸入值的組合，而與過(guò)去的輸入值無(wú)關(guān)，則稱為組合邏輯電路。2． 輸出函數(shù)表達(dá)式化簡(jiǎn)運(yùn)用代數(shù)法或卡諾圖法進(jìn)行化簡(jiǎn)3． 列出輸出函數(shù)真值表真值表詳盡地給出了輸入、輸出取值關(guān)系，能直觀地反映電路的邏輯功能。一般步驟：四、組合邏輯電路中的險(xiǎn)象1．險(xiǎn)象的判斷判斷電路是否可能產(chǎn)生險(xiǎn)象的方法有代數(shù)法和卡諾圖法。主要討論二進(jìn)制譯碼器。第六章時(shí)序邏輯電路一、時(shí)序邏輯電路與組合邏輯電路的區(qū)別二、同步和異步時(shí)序電路的區(qū)別三、同步時(shí)序邏輯電路的分析方法四、異步時(shí)序邏輯電路的分析方法
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1