【正文】 的入口地址， 中斷入口地址表如 表 ： 中斷向量 中斷優(yōu)先級別 FFF7H（復位向量） RESET FFF6H FIQ FFF8H IRQ0 FFF9H IRQ1 FFFAH IRQ2 FFFBH IRQ3 畢業(yè)設計說 明 書 （ 論 文 ） 23 FFFCH IRQ4 FFFDH IRQ5 FFFEH IRQ6 FFFFH UART IRQ 表 中斷入口地址表 當 CPU 響應中斷后，就是通過中斷入口 地址進入中斷服務程序。而 UART 中斷，則是硬件自動清零，不需要軟件操作。 SPCE061A中斷除 UART 中斷外，所有的中斷均需軟件清除標志位，即將 P_INT_Ctrl 中相應的中斷位清零。否則就意味著中斷請求仍 然存在，弄不好就會造成中斷的重復查詢和響應，因此就存在一個中斷請求的撤銷問題。當然，如果出現(xiàn)有同級或高級中斷正在響應或服務中須等待的時候，那么響應時間是無法計算的。一般指令周期最長為 182個時鐘周期，原因是累乘加指令需要的時間最長為 182 個時鐘周期；其次 CPU 響應中斷后，到 CPU執(zhí)行中斷服務程序又需要 8個時鐘，原因是需要堆棧 PC 指針和 SR寄存器及將中斷向量賦值給 PC 及跳轉(zhuǎn)到中斷服務程序，這些操作共需要 8個時鐘周期。 中斷響應的時間應首先從中斷信號出現(xiàn)到 CPU響應的時間與 CPU響應中斷信號到進入中斷服務程序的時間之和。 中斷響應是有條件的，并不是查詢到所有中斷請求都能被立即響應，當存在下列情況時，中斷響應被封鎖： CPU 正處在為一個同級或高級的中斷服務中。中斷響應的主要內(nèi)容可以理解為是硬件自動生成一條調(diào)用指令，其格式為 CALL addR16，這里的 addR16 就是存儲器中斷區(qū)中相應中斷入口地址。因為中斷請求是隨機的發(fā)生的， CPU 無法預先得知，因此在程序執(zhí)行過程中，中斷查詢要在每個指令結束后不停的進行。 畢業(yè)設計說 明 書 （ 論 文 ） 21 SPCE061A 中斷查詢發(fā)生在每一個指令周期結束后，按中斷優(yōu)先級順序?qū)χ袛嗾埱筮M行查詢，即先查詢高級中斷后，再查詢低級中斷，即先查詢 FIQ 再查詢 IRQ，同級中斷 按IRQ0→ IRQ1→ IRQ2→ IRQ3→ IRQ4→ IRQ5→ IRQ6→ UART 的順序查詢。 SPCE061A 把所有的中斷請求都匯集到 P_INT_Ctrl 和 P_UART_Command2（該寄存器用于檢測串行傳輸中斷標志位）寄存器中。 中斷響應過程 從中斷請求發(fā)生到被響應 ,從中斷響應到轉(zhuǎn)向執(zhí)行中斷服務程序 ,完成中斷所要求的操作任務 ,是一個復雜的過程。在 IRQ 中斷中，只是中斷查詢有先后，不能進行中斷嵌套。 SPCE061A單片機的中斷系統(tǒng)有 14個中斷源分為兩個定時器溢出中斷、兩個外部中斷、一個串行口中斷、一個觸鍵喚醒中斷、 7個時基信號中斷、 PWM 音頻輸出中斷。這 9個中斷向量共可安置 14個中斷源供使用，其中有 4個中斷源可安置在 FIQ 或 IRQ0IRQ2 中，另有 10 個中斷源則可安置在 IRQ3IRQ6 中。這兩種中斷都有相應的總使能。這種中斷的開通 /禁止，由相應獨立使能和相應的 IRQ 或 FIQ 總使能控制。不論什么情況引起復位，都會使復位引腳的電位變低，進而使程序指針 PC 指向由一個復位向量（ FFF7H）所指的系統(tǒng)復位 程 畢業(yè)設計說 明 書 （ 論 文 ） 20 序入口地址。目前 SPCE061A定義的異常中斷只有‘復位’一種。 軟件中斷是由軟件指令 break 產(chǎn)生的中斷。每一個中斷源可以用軟件獨立控制為開或關中斷狀態(tài)；但中斷級別不可用軟件設置。 五 、 SPCE061A 中斷系統(tǒng) SPCE061A 系列單片機中斷系統(tǒng)是單片機中中斷功能較強的一種，它可以提供 14個中斷源，具有兩個中斷優(yōu)先級，可實現(xiàn)兩級中斷嵌套功能。 時鐘源 A 是高頻時鐘源，來自帶鎖相環(huán)的晶體 振蕩器輸出 Fosc；時鐘源 B 的頻率來自 32768Hz 實時時鐘系統(tǒng)，也就是說，時鐘源 B 可以作為精確的計時器。同時， N值將被重新載入定時器 /計數(shù)器并重新開始計數(shù)。 向定時器的 P_TimerA_Data(讀 /寫 )(700AH)單元或 P_TimerB_Data(讀 /寫 )(700C H)單元寫入一個計數(shù)值 N后，選擇一個合適的時鐘源，定時器 /計數(shù)器將在所選的時鐘頻率下開始以遞增方式計數(shù) N， N+1， N+2，? 0xFFFE， 0xFFFF。一方面，它會作為定時器中斷信號傳輸給 CPU 中斷系統(tǒng)；另一方面，它又會作為 4位計數(shù)器計數(shù)的時鐘源信號，輸出一個具有 4位可調(diào)的脈寬調(diào)制占空比輸出信號 APWMO或 BPWMO(分別從 IOB8 和 IOB9輸出 )， 畢業(yè)設計說 明 書 （ 論 文 ） 19 可用來控制馬達或其它一些設備的速度。 TimerA 的時鐘源由時鐘源 A 和時鐘源 B進行“與”操作而形成；TimerB 的時鐘源僅為時鐘源 A。 定時器 /計數(shù)器 SPCE061A 提供了兩個 16位的定時 /計數(shù)器 ： TimerA 和 TimerB。時基信號發(fā)生器的選頻邏輯 TMB1為 TimerA的時鐘源 B提供各種頻率選擇信號并 為中斷系統(tǒng)提供中斷源 (IRQ6)信號。系統(tǒng)默認的 PLL自激振蕩頻率為 。 CPU 被喚醒后經(jīng)過 32個時鐘周期的緩沖時間后再進 行其它的操作，這樣可以避免在系統(tǒng)被喚醒后造成 ROM 讀取錯誤。處于自動弱振模式時，系統(tǒng)在上電復位后的前 內(nèi)處于強振模式，然后自動切換到弱振模式以降低功耗。 畢業(yè)設計說 明 書 （ 論 文 ） 18 圖 SPCE061A 時鐘電路的接線圖 32768Hz RTC 振蕩器有兩種工作方式：強振模式和自動弱振模式。默認的 Fosc、 CPUCLK 分別 為 和 Fosc/8。 時鐘電路 SPCE061A 的 系統(tǒng) 時鐘 由時鐘發(fā)生器（ 32768Hz 晶振）、鎖 相環(huán)（ PLL）和 時間 基 準 信號（ RTC）組成。當 B 口處于輸入狀態(tài)時，寫入是將數(shù)據(jù)寫入 B口的數(shù)據(jù)寄存 器；讀出則是從 B口數(shù)據(jù)寄存器里讀其數(shù)值。當 B口處于輸出狀態(tài)時，寫入輸出數(shù)據(jù)到 B口的數(shù)據(jù)寄存器。 P_IOB_Data(讀 /寫 )(7005H) B 口的數(shù)據(jù)單元，用于向 B口寫入或從 B口讀出數(shù)據(jù)。當 A口處于輸入狀態(tài)時，寫入是將 A口的數(shù)據(jù)向量寫 入 A口的數(shù)據(jù)寄存器；讀出則是從 A口數(shù)據(jù)寄存器內(nèi)讀其數(shù)值。當 A口處于輸出狀態(tài)時，寫入輸出數(shù)據(jù)到 A口的數(shù)據(jù)寄存器。 表 I/O 端口的組合控制設置 P_IOA/B_Buffer (讀 ) P_IOA/B_Date (寫 ) P_IOA/B_Buffer (寫 ) P_IOA/B_Dir(讀 /寫 ) P_IOA/B_Attrib(讀 /寫 ) P_IOA/B_Date (讀 ) 數(shù)據(jù) 寄存 器和 邏輯 控制 上拉 下 拉 I/O 管腳 畢業(yè)設計說 明 書 （ 論 文 ） 17 P_IOA_Data(讀 /寫 )(7000H) A 口的數(shù)據(jù)單元，用于向 A口寫入或從 A口讀出數(shù)據(jù)。與其它的單片機相比，除了每個 I/O 端口可以單獨定義其狀態(tài)外，每個對應狀態(tài)下的 I/O 端口性質(zhì)電路都是內(nèi)置的，在實際的電路中不需要再次外接。 I/O 端口組合控制設置如表 所列。 I/O 端口結構如圖 所示， SPCE061A 提供了位控制結構的 I/O 端口，每一位都可以被單獨定義用于輸入或輸出數(shù)據(jù)。 A口的 IOA0IOA7 用作輸入口時具有喚醒功能，即具有輸入電平變化引起 CPU 中斷功能。 SPCE061A 有兩個 16位通用的并行 I/O口： A 口和 B口。μ’ nSP 內(nèi)有并行和串行兩種方式的 I/O 口。輸入端口負責從外界接收檢測信號、鍵盤信號等各種開關量信號。在芯片上電以后，芯片就處于讀存儲單元狀態(tài)，讀存儲單元的操作與 SRAM 相同。 32K 字的內(nèi)嵌式閃存被劃分為 128 個頁，它們在 CPU 正常運行狀態(tài)下均可通過程序擦除或?qū)懭?。第一頁地址范圍?x80000x80FF，最后一頁的地址范圍： 0xFF000xFFFF。此外，為保證程序的正確編寫，用戶必須在編程之前擦除頁的內(nèi)容。這是因為閃存控制器必須保證閃存處于編程狀態(tài)。寫入 0x5533，對閃存編程。用戶必須通過向 P_Flash_Ctrl (寫 ) ($7555H)單元寫入 0xAAAA 來激活閃存 的存取功能，從而訪問閃存。 畢業(yè)設計說 明 書 （ 論 文 ） 15 用戶可用閃存來存儲用戶程序。值得注意的是堆棧的生長方向， SPCE061A 系統(tǒng)復位后， SP 初始化為 0x07FF,每執(zhí)行 PUSH 指令一次， SP指針減一。 堆棧是在內(nèi)存 RAM 區(qū)專門開辟出來的按照“先進后出”原則進行數(shù)據(jù)存取的一種工作方式，主要用于子 程序調(diào)用及返回和中斷處理斷點的保護及返回。 SPCE061A 有 2K 字的 SRAM(包括堆棧區(qū) )，其地址范圍從 0x0000 到 0x07FF。專用型寄存器包括 SP、 BP、 SR、 PC，是與 CPU 特定用途相關的寄存 器。 SPCE061A 的 CPU 寄存器組里有 8 個 16 位寄存器，可分為通用型寄存器和專用型寄存器兩大類別。移位包括：算術右移、邏輯左移、邏輯右移、循環(huán)左移以及循環(huán)右移。算術邏輯運算單元 ALU： SPCE061A 的 ALU 在運算能力上很有特色，它不僅能做 16 位基本的算術邏輯運算，也能做帶移位操作的 16位算術邏輯運算，同時還能做用于數(shù)字信號處理的 16 位 16 位的乘法運算和內(nèi)積運算。 可將 PFUSE 接 5V, PVIN 接 GND 并維持 1s 以上即可將內(nèi)部保險絲熔化，此后就無法讀取和向閃存加載數(shù)據(jù)。 畢業(yè)設計說 明 書 （ 論 文 ） 12 引腳 說明 IOA0IOA15(414 5 5460) I/O 口 A，共 16個 IOB0IOB15(5 817 6864) I/O 口 B，共 16個 OSCI（ 13 腳） 32768Hz 晶振輸入管腳 OSCO（ 12 腳） 32768Hz 晶振輸出管腳 RES_B(6 腳 ) 復位輸入 XICE（ 16 腳） ICE使能端，接 PROBE的使能腳 ICE_EN XICECLK（ 17腳） ICE 時鐘端，接 PROBE 的時鐘腳ICE_SCK XICESDA（ 18腳） ICE 數(shù)據(jù)端，接 PROBE 的數(shù)據(jù)腳ICE_SDA PVIN（ 20 腳） 程序保密設定腳 PFUSE（ 29腳） 程序保密設定腳 DAC1（ 21 腳） 音頻輸出通道 1 DAC2（ 22 腳） 音頻輸出通道 2 VREF2（ 23腳） 2V參考電壓輸出腳 AGC（ 25 腳） 語音輸入自動增益控制引腳 OPI（ 26 腳） Microphone 的第二運放輸入腳 MICOUT（ 27腳） Microphone 的第一運放輸出腳 MICN（ 28 腳） Microphone 的負向輸入腳 MICP