【正文】 供地址， CPU 通過(guò)它們將地址輸出到存儲(chǔ)器或 I/O 接口；數(shù)據(jù)總線的作用是在 CPU 與存儲(chǔ)器或 I/O接口之間，或存儲(chǔ)器與外設(shè)之間交換數(shù)據(jù)；控制總線包括 CPU 發(fā)出的控制信號(hào)線和外部送入 CPU 的應(yīng)答信號(hào)線等。 2）集成度高、體積小、有很高的可靠性。 4）低功耗、低電壓，便于生產(chǎn)便攜式產(chǎn)品。 6）單片機(jī)的系統(tǒng)擴(kuò)展和系統(tǒng)配置較典型、規(guī)范，容易構(gòu)成各種規(guī)模的應(yīng)用系統(tǒng)。 SPLC501 液晶模組上面顯示時(shí)間、日期、農(nóng)歷、星期、鬧鐘 。 。 。 SPCE061A 芯片為語(yǔ)音電子鐘提供一個(gè)頻率穩(wěn)定準(zhǔn)確的 32768Hz 方波信號(hào)，此外還有一校正電容可以對(duì)溫度進(jìn)行補(bǔ)償，以提高頻率準(zhǔn)確度和穩(wěn)定度，可保證語(yǔ)音電子鐘的走時(shí)準(zhǔn)確及穩(wěn)定。 每累計(jì) 60 秒發(fā)出一個(gè) “ 分脈沖 ” 信號(hào)， 該信號(hào)將作為 “ 分計(jì)數(shù)器 ” 的時(shí)鐘脈沖。 “ 時(shí)計(jì)數(shù)器 ” 采用 24進(jìn)制計(jì)時(shí)器，可實(shí)現(xiàn)對(duì)一天 24 小時(shí)的累計(jì) , 每累計(jì) 24 小時(shí)，發(fā)出一個(gè)“星期脈沖”信號(hào)，該信號(hào)將被送到“星期計(jì)數(shù)器”，“星期計(jì)數(shù)器” 采用 7 進(jìn)制計(jì)時(shí)器，可實(shí)現(xiàn)對(duì)一周 7 天的累計(jì)。該信號(hào)將作為“年計(jì)數(shù)器”的 畢業(yè)設(shè)計(jì)說(shuō) 明 書(shū) （ 論 文 ） 6 時(shí)鐘脈沖 信號(hào) 。顯示電路將“時(shí)”、“分”、“秒”、 “星期”、“年”計(jì)數(shù)器的輸出狀態(tài)送到 SPLC501 液晶顯示器顯示出來(lái)。 SPY0030A 是凌陽(yáng)公司開(kāi)發(fā)的專門用于語(yǔ)音信號(hào)放大的芯片 。 SPY0030A 相當(dāng)于LM386， 但是比 386 音質(zhì)好，它可以工作在 范圍內(nèi)，最大輸出功率可達(dá) 700mW。語(yǔ)音電子鐘主要由系統(tǒng)初始化模塊、輸入按鍵信息模塊、語(yǔ)音輸入與 A/D（模 /數(shù)）轉(zhuǎn)換模塊、壓縮編碼模塊和 D/A（數(shù) /模）轉(zhuǎn)換模塊、 SPLC501 液晶模組組成。設(shè)計(jì)復(fù)位鍵對(duì)設(shè)定值進(jìn)行清零操作。 :輸入鍵值 ,等待系統(tǒng)中斷并進(jìn)行相應(yīng)的中斷處理，輸出為調(diào)用相應(yīng)的鍵處 理程序 。 :輸入語(yǔ)音的數(shù)字信號(hào) ,經(jīng)過(guò)語(yǔ)音壓縮函數(shù)的處理，輸出語(yǔ)音的壓縮編碼 。 液晶顯示器：顯示當(dāng)前的 時(shí)間、日期、農(nóng)歷、星期、鬧鐘 。 圖 語(yǔ)音電子鐘的系統(tǒng)結(jié)構(gòu)圖 硬件功能模塊連接： 用 61板控制語(yǔ)音電子鐘系統(tǒng)，使用 IOA 口的高八位、 IOB 的 6 共 11 個(gè) I/O 口連接 SPLC501A 液晶模組，另外使用了 61 板的語(yǔ)音輸出模塊；以及 61 板上的三個(gè)按鍵 。 二、按鍵的功能描述 語(yǔ)音電子鐘的各個(gè)按鍵功能如圖 所示 ,按 KEY1 鍵：進(jìn)入功能選擇界面。按 KEY3 鍵：播報(bào)當(dāng)前的日期。 在 時(shí)間 顯示界面 上 按 KEY1鍵會(huì)進(jìn)入功能選擇菜單， 功能菜單界面上有 4個(gè)選項(xiàng)。 功能選擇菜單界面 里 KEY1為確定鍵， KEY2為下翻鍵， KEY3為上翻鍵。 時(shí)間日期調(diào)整界面 里 KEY1為確定鍵， KEY2為加一鍵， KEY3為減一鍵， SPLC501液晶顯示器上 閃爍的部分表示當(dāng)前正在調(diào)整的選項(xiàng)，當(dāng)設(shè)置完成后，按 KEY1會(huì)自動(dòng)退出設(shè)置界面。 鬧鐘設(shè)置界面里有 畢業(yè)設(shè)計(jì)說(shuō) 明 書(shū) （ 論 文 ） 9 鬧鐘時(shí)間設(shè)置和鬧鐘鈴聲選擇兩個(gè)選項(xiàng) 。 .鬧鐘鈴聲設(shè)置界面 里 KEY1 為確定鍵， KEY2 為選擇鍵， KEY3 為播放當(dāng)前選擇的鈴聲鍵 。 秒表功能界面 里 KEY1 為退出鍵， KEY2 為開(kāi)始 /暫停鍵， KEY3 為清零鍵，只 有當(dāng)秒表停止運(yùn)行時(shí) KEY3 才有效。 圖 語(yǔ)音電子鐘 的按鍵 功能結(jié)構(gòu)圖 硬件設(shè)計(jì)按照 SPCE061A、 程序下載區(qū)、 音頻輸出、語(yǔ)音輸入、數(shù)模轉(zhuǎn)換、 電源 分模塊設(shè)計(jì)。 第 二 節(jié) SPCE061A 芯片 SPCE061A 芯片內(nèi)部集成了 ICE (在線實(shí)時(shí)仿真 /除錯(cuò)器 )、 FLASH (閃存 )、 SRAM (靜態(tài)內(nèi)存 )、通用 I/O 端口、定時(shí)器 /計(jì)數(shù)器、中斷控制、 CPU 時(shí)鐘鎖相環(huán) (PLL)、 ADC (模 畢業(yè)設(shè)計(jì)說(shuō) 明 書(shū) （ 論 文 ） 10 擬數(shù)字轉(zhuǎn)換器 )、 DAC (數(shù)字模擬轉(zhuǎn)換器 )輸出、 UART (同 步串行輸入輸出接口 )、 SIO (串行輸 入輸出接口 )、低電壓監(jiān)測(cè) /低電壓復(fù)位模塊?！?nSP 的核心由總線、 ALU 算術(shù)邏輯運(yùn)算單元、寄存器組、中斷系統(tǒng)及堆棧等部分組成。 （ CPU） VDD 為 ，（ I/O） VDDH 為 。 2K字 SRAM 。 。 （時(shí)鐘處于停止?fàn)顟B(tài)），耗電僅為 2uA/ 。 10 位 DAC（數(shù) /模轉(zhuǎn)換）輸出通道 。 個(gè)中斷源可來(lái)自定時(shí)器 A/B、時(shí)基、 2 個(gè)外部時(shí)鐘源輸入和鍵喚醒 。 SACM_S480 可以播放壓縮的語(yǔ)音資源 。 1 32768Hz 實(shí)時(shí)時(shí)鐘 。 /數(shù)轉(zhuǎn)換器輸入通道內(nèi) 置麥克風(fēng)放大器，并具有自動(dòng)增益控制（ AGC）功能 。 。 WatchDog 功能 。 圖 SPCE061A 實(shí)物排列圖 SPCE061A 的結(jié)構(gòu)如圖 所示 ： 圖 SPCE061A的 PLCC84封裝引腳 SPCE061A 的 PLCC84 封裝管腳說(shuō)明如表 所示。 VDD（ 7 腳） PLL 鎖相環(huán)電源 VSS（ 9 腳） 鎖相環(huán)地 VSS（ 1 24腳） 模擬地 VSS（ 3 4 50、 62腳） 數(shù)字地 VDD（ 1 36腳） 數(shù)字電源 注：在 PLCC84 封裝中，有 15個(gè)空余腳，使用時(shí)這 15個(gè)空余腳懸浮。 畢業(yè)設(shè)計(jì)說(shuō) 明 書(shū) （ 論 文 ） 13 表 SPCE061A 的 PLCC84 封裝管腳說(shuō)明 三、 SPCE061A 特性參數(shù) SPCE061A 系統(tǒng)的特性參數(shù)如表 所示 ： 特性參數(shù) SPCE061A 工作電壓 最大工作速率 CPU 16 位 SRAM 容量 2K字 ROM 容量 (字 ) 32K 閃存 并行 I/O 端口 A IOA150 并行 I/O 端口 B IOB150 音頻輸出 DAC 2 中斷源 TimerA/B 時(shí)基信號(hào)發(fā)生器 外部中斷 觸鍵喚醒 喚醒源 IOA70其它中斷 定時(shí)器 /計(jì)數(shù)器 雙 16位加計(jì)數(shù)定時(shí)器 /計(jì)數(shù)器 雙 通道 PWM 輸出 UART 7通道 10 位電壓模數(shù)轉(zhuǎn)換器 (ADC) 單通道聲音模數(shù)轉(zhuǎn)換器 (ADC) 串行 SRAM 接口 具備 晶振 具備 低電壓復(fù)位 具備 低電壓監(jiān)測(cè) 具備 內(nèi)置 ICE 接口 具備 上電復(fù)位 具備 麥克風(fēng)放大器 和自動(dòng)增益控 單通道 節(jié)電功能 具備 中斷控制功能 具備 畢業(yè)設(shè)計(jì)說(shuō) 明 書(shū) （ 論 文 ） 14 觸鍵喚醒功能 具備 表 系統(tǒng)特性參數(shù) 四 、 SPCE061A 內(nèi)核結(jié)構(gòu) SPCE061A 的內(nèi)核由總線、算術(shù)邏輯運(yùn)算單元、寄存器組、中斷系統(tǒng)及堆棧等部分組成。 SPCE061A 的 ALU 前面串接有一個(gè)移位器 SHIFTER，也就是說(shuō)，操作數(shù)在經(jīng)過(guò) ALU 的算數(shù)邏輯操作前可先進(jìn)行移位處理，然后再經(jīng) ALU完成算邏運(yùn)算操作。所以， SPCE061A 的指令系統(tǒng)里專有一組復(fù)合式的‘移位算 術(shù) 邏 輯 操作’指令；此一條指令完成移位和算術(shù)邏輯操作兩項(xiàng)功能。通用型寄存器包括： R1R4，作為算術(shù)邏輯運(yùn)算的源及目標(biāo)寄存器。 片內(nèi)存儲(chǔ)器結(jié)構(gòu) SPCE061A 單片機(jī)的存儲(chǔ)器有 2K 字的 SRAM（包括堆棧區(qū)）和 32K 字閃存（ FLASH）。前 64 個(gè)字，即 0x00000x003F 地址范圍內(nèi)可采用 6 位地址直接地址尋址方法，尋訪速度為 2 個(gè)CPU時(shí)鐘周期；其余 0x00400x07FF地址范圍內(nèi)存儲(chǔ)器的尋訪速度則為 3 個(gè) CPU時(shí)鐘周期。堆棧的最大容量范圍限制在 2K 字 RAM內(nèi)，即其地址范圍從 0X07FF 到 0X0000 的存儲(chǔ)器范圍中。 SPCE061A 是一個(gè)用閃存替代掩膜 ROM 的 MTP(多次編程 )芯片，具有 32K 字閃存容量。為了安全起見(jiàn)，不對(duì)用戶開(kāi)放整體擦除功能。然后，向 P_Flash_Ctrl (寫(xiě) ) ($7555H)單元寫(xiě)入 0x5511，來(lái)擦除頁(yè)的內(nèi)容。這些指令不能被任何其他的操作包括中斷、 ICE 的單步跟蹤動(dòng)作打斷。如果一些其它的進(jìn)程插入到當(dāng)前的執(zhí)行隊(duì)列里，閃存的狀態(tài)將發(fā)生改變，擦除頁(yè)和編程的操作不能再繼續(xù)進(jìn)行。頁(yè)大小為 0x100。 0xFC000xFFFF 范圍內(nèi)的地址由系統(tǒng)保留，用戶最好不要用本范圍內(nèi)的地址。全部 32K 字閃存均可在 ICE 工作方式下被編程寫(xiě)入或被擦除。 輸入 /輸出接口 輸入 /輸出接口是單片機(jī)與外設(shè)交換信息的通道。輸出端口負(fù)責(zé)向外界輸送由內(nèi)部電路產(chǎn)生的處理結(jié)果、顯示信息、控制命令、驅(qū)動(dòng)信號(hào)等。并行口線路成本較高，但是傳輸速率也很高；與并行口相比，串行口的傳輸速率較低但可以節(jié)省大量的線路成本。這兩個(gè)口的每一位都可通過(guò)編程單獨(dú)定義成輸入或輸出口。在那些用電池供電、追求低能耗的應(yīng)用場(chǎng)合，可以應(yīng)用 CPU 的睡眠模式（通過(guò)軟件設(shè)置）以降低功耗，需要時(shí)以按鍵來(lái)喚醒 CPU，使其進(jìn)入工作狀態(tài)。通常，對(duì)某一位的設(shè)定包括以下 3個(gè)基本項(xiàng)：數(shù)據(jù)向量 Data、屬性向量 Attribution 和方向控制向量 Direction。 3個(gè)端口內(nèi)每個(gè)對(duì)應(yīng)的位組合在一起，形成一個(gè)控制字，用來(lái)定義相應(yīng) I/O 口位的輸入輸出狀態(tài)和方式。 畢業(yè)設(shè)計(jì)說(shuō) 明 書(shū) （ 論 文 ） 16 圖 I/O 端口結(jié)構(gòu) 方向 屬性 數(shù)據(jù) 功能 是否帶有喚醒功能 功能描述 0 0 0 下拉 * 是 ** 帶下拉電阻的輸入管腳 0 0 1 上拉 是 ** 帶上拉電阻的輸入管腳 0 1 0 懸浮 是 ** 懸浮式輸入管腳 0 1 1 懸浮 否 懸浮式輸入管腳 *** 1 0 0 高電平輸出 否 帶數(shù)據(jù)反相器的高電平輸出 1 0 1 低電平輸出 否 帶數(shù)據(jù)反相器的低電平輸出 1 1 0 低電平輸出 否 帶數(shù)據(jù)緩存器 的低電平輸出 1 1 1 高電平輸出 否 帶數(shù)據(jù)緩存器的高電平輸出 注： *：口位默認(rèn)為帶下拉電阻的輸入管腳； **：只有當(dāng) IOA [70]內(nèi)位的控制字為 000， 001 和 010 時(shí)， 相應(yīng)位才具有喚醒的功能 ； ***：此種懸浮輸入作為 ADC IOA[60] 的輸入。當(dāng) A 口處于輸入狀態(tài)時(shí)，讀出是讀 A 口管腳電平狀態(tài)；寫(xiě)入是將數(shù)據(jù)寫(xiě)入 A口的數(shù)據(jù)寄存器。 P_IOA_Buffer (讀 /寫(xiě) ) (7001H) A 口的數(shù)據(jù)向量單元，用于向數(shù)據(jù)向量寄存器寫(xiě)入或從該寄存器讀出數(shù)據(jù)。當(dāng) A口處于輸出狀態(tài)時(shí)，寫(xiě)入輸出數(shù)據(jù)到 A 口的數(shù)據(jù)寄存器。當(dāng) B 口處于輸入狀態(tài)時(shí)，讀出是讀 B 口管腳電平狀態(tài)； 寫(xiě)入是將數(shù)據(jù)寫(xiě)入 B口的數(shù)據(jù)寄存器。 P_IOB_Buffer(讀 /寫(xiě) )(7006H) B 口的數(shù)據(jù)向量單元，用于向數(shù)據(jù)寄存器寫(xiě)入或從該寄存器內(nèi)讀出數(shù)據(jù)。當(dāng) B口處于輸出狀態(tài)時(shí)，寫(xiě)入數(shù)據(jù)到 B 口的數(shù)據(jù)寄存器。 SPCE061A 時(shí)鐘電路的接線圖如圖 所示： 的實(shí)時(shí)時(shí)鐘經(jīng)過(guò) PLL 倍頻電路產(chǎn)生系統(tǒng)時(shí)鐘頻率 (Fosc)， Fosc 再經(jīng)過(guò)分頻得到 CPU 時(shí)鐘頻率 (CP