【正文】 圖 FPGA 開發(fā)編程原理 硬件設(shè)計需要根據(jù)各種性能指標(biāo)、成本、開發(fā)周期等因素，確定最佳的實現(xiàn)方案，畫出系統(tǒng)框圖，選擇芯片，設(shè)計 PCB并最終形成樣機。如果仿真結(jié)果達(dá)不到設(shè)計要求，就修改 VHDL源代碼或選擇不同速度和品質(zhì)的器件，直至滿足設(shè)計要求。 ，產(chǎn)生多項設(shè)計結(jié)果：（ a）適配報告，包括芯片內(nèi)部資源利用情況，設(shè)計的布爾方程描述情況等；（ b）適配后的仿真模型；（ c）器件編程文件。一般的設(shè)計，也可略去這一步驟。綜合優(yōu)化是針對 ASIC芯片供應(yīng)商的某一產(chǎn)品系列進行的，所以綜合的過程要在 相應(yīng)的廠家綜合庫的支持下才能完成。一般情況下，這一仿真步驟可略去。 ，主要是檢驗系統(tǒng)功能設(shè)計的正確性。此外，還可以采用圖形 輸入方式（框圖、狀態(tài)圖等），這種輸入方式具有直觀、容易理解的優(yōu)點。 流程說明： “自頂向下”的設(shè)計方法進行系統(tǒng)劃分。高層次設(shè)計只是定義系統(tǒng)的行為特征，可以不涉及實現(xiàn)工藝，因此還可以在廠家綜合庫的支持下，利用綜合優(yōu)化工具將高層次描述轉(zhuǎn)換成針對某種工藝優(yōu)化的網(wǎng)絡(luò)表，使工藝轉(zhuǎn)化變得輕而易舉。 FPGA 系統(tǒng)設(shè)計流程 一般說來，一個比較大的完整的項目應(yīng)該采用層次化的描述方法：分為幾個較大的模塊，定義好 各功能模塊之間的接口，然后各個模塊再細(xì)分去具體實現(xiàn)，這就是 TOP DOWN（自頂向下）的設(shè)計方法?？删幊袒ミB資源 IR可以將 FPGA內(nèi)部的 CLB和 CLB之間、 CLB和 IOB之間連接起來，構(gòu)成各種具有復(fù)雜功能的系統(tǒng)。 CLB CLB CLB CLB CLB CLB B CLB CLB CLB CLB CLB CLB CLB CLB CLB B CLB CLB CLB 可編程開關(guān)矩 輸入輸出模塊 互連資源 北京工業(yè)大學(xué)（設(shè)計）論文 6 IOB輸出端配有兩只 MOS管，它們的柵極均可編程，使 MOS管導(dǎo)通或截止，分別經(jīng)上拉電阻接通 Vcc、地線或者不接通，用以改善輸出波形和負(fù)載能力。通過編程給數(shù)據(jù)選擇器不同的控制信息，確定送至 CLB陣列的 I1和I2是來自輸入緩沖器，還是來自觸發(fā)器。當(dāng) IOB控制的引腳被定義為輸入時， 通過該引腳的輸入信號先送入輸入緩沖器。它主要由輸入觸發(fā)器、輸入緩沖器和輸出觸發(fā) /鎖存器、輸出緩沖器組成。 /輸出模塊 IOB。 F和 G的輸入等效于 ROM的地址碼，通過查找 ROM中的地址表可以得到相應(yīng)的組合邏輯函數(shù)輸出。這些數(shù)據(jù)選擇器的地址控制信號均由編程信息提供，從而實現(xiàn)所需的電路結(jié)構(gòu)。這 3個函數(shù)發(fā)生器結(jié)合起來，可實現(xiàn)多達(dá) 9變量的邏輯函數(shù)。邏輯函數(shù)發(fā)生器 H有 3個輸入信號；前兩個是函數(shù)發(fā)生器的輸出 G’和 F’，而另一個輸入信號是來自信號變換電路的輸出 H1。 G有 4個輸入變量 G G G3和 G4； F也有 4個輸入變量 F FF3和 F4。圖 21是 CLB基本結(jié)構(gòu)框圖，它主要由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成?？删幊踢壿嬆K CLB是實現(xiàn)邏輯功能的基本單元，它們通常規(guī)則的排列成一個陣列，散布于整個芯片；可編程輸入 /輸出模塊（ IOB）主要完成芯片上的邏輯與外部封裝腳的接口，它通常排列在芯片的四周；可編 程互連資源包括各種長度的連接線段和一些可編程連接開關(guān)，它們將各個 CLB之間或 CLB、 IOB之間以及 IOB之間連接起來，構(gòu)成特定功能的電路 [2] 。 FPGA一般由 3種可編程電路和一個用于存放編程數(shù)據(jù)的靜態(tài)存儲器 SRAM組成。這些優(yōu)點使得 CPLA/FPGA 技術(shù)在 20 世紀(jì) 90 年代以后得到飛速的發(fā)展，同時也大大推動了 EDA 軟件和硬件描述語言 HDL 的進步。通過軟件仿真可以事先驗證設(shè)計的正確性，在 PCB 完成以后，利用 CPLD/FPGA 的在線修改功能，隨時修改設(shè)計而不必改動硬件電路。 CPLD/PGFA 幾乎能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡單的 74 電路 [2]。 北京工業(yè)大學(xué)（設(shè)計）論文 4 2 FPGA 簡介 本章 從 FPGA 概述、 FPGA 的基本結(jié)構(gòu)、 FPGA 系統(tǒng)設(shè)計流程 、以及 FPGA 開發(fā)編程原理 四方面詳細(xì)闡述了 FPGA 技術(shù)的 相關(guān)特性。闡述了課題研究的必要性。以下就 主、支干道 交通燈控制 器 的電路原理、設(shè)計計算和實驗調(diào)試等問題來進行具體分析討論。所以，如何采用合適的控制方法，最大限度利用好耗費巨資修建的城市高速道路，緩解主干道與匝道、城區(qū)同周邊地區(qū)的交通擁堵狀況，越來越成為交通運輸管理和城市規(guī)劃部門亟待解決的主要問題。然而，隨著交通量的快速增長和缺乏對高速道路的系統(tǒng)研究和控制，高速道路沒有充分發(fā)揮出預(yù)期的作用。 因此，研究 交通信號燈控制器的設(shè)計 ，有著非?，F(xiàn)實的意義。利用 EDA技術(shù)采用超大規(guī)?？删幊? 器件 FPGA/CPLD實現(xiàn)，可降低設(shè)計成本，縮短設(shè)計周期，保證設(shè)計過程的正確性，為數(shù)字系統(tǒng)的設(shè)計帶來了極大的 靈活性。而 FPGA是特殊的 ASIC 芯片，與其他的 ASIC 芯片相比，它具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢測等優(yōu)點。 VHDL 語言具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進行建模和描述，從而大大簡化了硬件設(shè)計任務(wù)，提高了設(shè)計效率和可靠 性， VHDL 是一 種全方位的硬件描述語言，具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級三個不同層次的設(shè)計；支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述、覆蓋面廣、抽象能力強，因此在實際應(yīng)用中越來越廣泛。 交通信號燈 可以由各種技術(shù)實現(xiàn)，如單片機 的匯編語言， 邏輯器件具有其他方式?jīng)]有的特點，它具有易學(xué)，方便，新穎，有趣，直觀，設(shè)計與實驗項目成功率高，理論與實踐結(jié)合緊密，體積小，容量大， I/O 口豐富，易編程和加密等特點，并且它還具有開放的界面，豐富的設(shè)計庫，模塊化的工具以及 LPM 定制等優(yōu)良性能，應(yīng)用非常方便。最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。 美國 ALTERA 公司的可編程邏輯器件采用全新的結(jié)構(gòu)和先進的技術(shù)，加 上MaxplusII(或最新的 QUARTUS)開發(fā)環(huán)境，更具有高性能，開發(fā)周期短等特點，十分方便進行電子產(chǎn)品的開發(fā)和設(shè)計。它與傳統(tǒng)的電子產(chǎn)品在設(shè)計上的顯著區(qū)別師大量使用大規(guī)模可編程邏輯器件，使產(chǎn)品的性能提高，體積縮小，功耗降低 .同時廣泛運用現(xiàn)代計算機技術(shù)，提高產(chǎn)品的自動化程度和競爭力，縮短研發(fā)周期。黃燈是警告信號，面對黃燈的車輛不能越過停車線，但車輛已十分接 近停車線而不能安全停車時可以進入交叉路口 [2] 。左右轉(zhuǎn)彎車輛都必須讓合法的正在路口內(nèi)行駛的車輛和過人行橫道的行人優(yōu)先通行。 1968 年，聯(lián)合國《道路交通和道路標(biāo)志信號協(xié)定》對各種信號燈的含義做了規(guī)定。紅外光束就能 把信號燈的紅燈延長一段時間，推遲汽車放行，以免發(fā)生交通事故。帶控制的紅綠燈，一種是把壓力探測器安在地下，車輛一接近，紅燈變?yōu)榫G燈；另一種是用擴音器來啟動紅綠燈，司機遇到紅燈時按一下喇叭，就使紅燈變?yōu)榫G燈。紅燈亮表示“停止”，綠燈亮表示“通行”。 1914 年，電氣啟動的紅綠燈出現(xiàn)在美國。它由紅綠兩以旋轉(zhuǎn)式方形玻璃提燈組成，紅色表 示“停止”，綠色表示“注意”。這是世界上最早的交通信號燈。但這一技術(shù)在 19 世紀(jì)就出現(xiàn)了。交通控制系統(tǒng)是用于城市交通數(shù)據(jù)監(jiān)測、交通信號燈控制與交通疏導(dǎo)的計算機綜合管理系統(tǒng)，它是現(xiàn)代交通監(jiān)控指揮系統(tǒng)中最重要的組成部分 [1] 。s more,this design may also be certain usability through the hardware debugging confirmmation. Keywords： Control circuit； Signal light； FPGA； Software design； QuartusII 目 錄 1 課題研究背景及意義 ............................................................................................... 1 課題的發(fā)展進程 ..................................................................................................... 1 課題的選題背景 ..................................................................................................... 1 課題相關(guān)技術(shù)的發(fā)展 .................................................................................. 1 課題研究的必要性 ...................................................................................... 2 本章小結(jié) ................................................................................................................. 3 2 FPGA 簡介 ..................................................................................................................... 4 FPGA 概述 ................................................................................................................ 4 FPGA 基本結(jié)構(gòu) ........................................................................................................ 4 FPGA 系統(tǒng)設(shè)計流程 ................................................................................................ 6 FPGA 開發(fā)編程原理 ...............................................................................................