【正文】 得到較好波形輸出 ， 從而得到較高頻率輸出。 4．調(diào)幅：可以遞增和遞減正弦波、三角波、方波的幅度。 2．復位：低電平復位。 輸入部分 輸入部 分包含以下功能按鍵：時鐘、復位、波形、調(diào)幅、調(diào)頻。并通過 Altera 公 司 軟件進行波形的仿真，從而完成整個設計?？刂撇糠种饕捎卯a(chǎn)生高低電平的撥碼開關控制。 本設計主要通過 VHDL 語言實現(xiàn)頻率控制、波形控制、 波形數(shù)據(jù)的提取、 波形的產(chǎn)生工作。 它的工作原理是 :將要產(chǎn)生的波形數(shù)據(jù)存入波形存儲器 ,然后在參考時鐘的作用下 ,對輸入的頻率數(shù)據(jù)進行累加 ,并 且將累加器的輸出一部分作為讀取波形分頻器 FPGA部分 系 統(tǒng) 控 制 器 時鐘 復位 波形 調(diào)幅 調(diào)頻 正弦波 三角波 方波 其他波型 波 形 D\A 轉(zhuǎn) 換 濾波 輸出 中北大學 2021 屆畢業(yè)設計說明書 第 10 頁 共 36 頁 存儲器的地址 ,將讀出的波形數(shù)據(jù)經(jīng) D/A轉(zhuǎn)換為相應的模擬電壓信號。 DDS 這種結(jié)構(gòu)主要由相位累加器、 相位調(diào)制器、 波形 ROM 查找表、 D/ A 構(gòu)成。如圖 。改進了軟件的 Logic Lock 模塊設計功能，增添 了 Fast Fit 編譯選項，推進了網(wǎng)絡編輯性能，而且提升了調(diào)試能力。該平臺支持一個工作組環(huán)境下的設計要求，其中包括支持基于 Inter 的協(xié)作設計。 Altera QuartusII 作為一種可編程邏輯的設計環(huán)境 , 由于其強大的設計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設計者的歡迎。目前 Altera 已經(jīng)停止了對 Maxplus II 的更新支持， Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。 中北大學 2021 屆畢業(yè)設計說明書 第 7 頁 共 36 頁 此外， Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合，可以方便地實現(xiàn)各種 DSP 應用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集 系統(tǒng)級設計、嵌入式軟件開發(fā)、可編程邏輯設計于一體，是一種綜合性的開發(fā)平臺。 Quartus II 支持 Altera 的 IP 核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設計的復雜性、加快了設計速度。 Quartus II 可以在 XP、 Linux 以及 Unix 上使用，除了可以使用 Tcl 腳本完成設計流程外，提供了完善的用戶圖 形界面設計方式。 由于 VHDL 語言是一種描述、模擬、綜合、優(yōu)化和布線的標準硬件描述語言 , 因此它可以使設 計成果在設計人員之間方便地進行交流和共享 , 從而減小硬件電路設計的工作量 , 縮短開發(fā)周期。在設計過程中 , 設計人員可以建立各種可再次利用的模塊 , 一個大規(guī)模的硬件電路的設計不可能從門級電路開始一步地進行設計 , 而是一些模塊的累加。 (5) VHDL 語言程序易于共享和復用 。這樣做的好處是可以使設計人員集中精力進行電路設計的優(yōu)化 , 而不需要考慮其他的問題。 (4) VHDL 語言的設計描述與器件無關 。 (3) VHDL 語言具有很強的移植能力 。 VHDL 語言的強大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。 VHDL 語言具有多層次的電路設計描述功能，既可描述系統(tǒng)級電路 , 也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。 既支持模塊化設計方法 , 也支持層次化設計方法。此外 ,VHDL 語言能夠同時支持同步電路、異步電路和隨機電路的設計實現(xiàn) , 這是其他硬件描述語言所不能比擬的。 VHDL 語言具有強大的語言結(jié)構(gòu) , 只需采用簡單明確的 VHDL 語言程序就可以描述十分復雜的硬件電路。 VHDL 語言能 夠成為標準化的硬件描述語言并獲得廣泛應用 , 它自身必然具有很多其他硬件描述語言所不具備的優(yōu)點。在對一個設計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設計就可以直接調(diào)用這個實體。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。 1987 年底， VHDL被 IEEE 和美國國防部確認為標準硬件描述語言。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM編程多片 FPGA；串行模式可以采用串行 PROM 編程 FPGA；外設模式可以將 FPGA作為微處理器的外設，由微處理器對其編程 。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。加電時，F(xiàn)PGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進入工作狀態(tài)。 (5)FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 (3)FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O引腳。 FPGA 的基本特點主要有： (1)采用 FPGA 設計 ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 （ 6）內(nèi)嵌專用硬核。 （ 5）底層嵌 入功能單元。布線資源連通 FPGA 內(nèi)部所有單元，連線的長度和工藝決定著信號在連線上的驅(qū)動能力和傳輸速度。嵌入式塊 RAM 可以配置為單端口 RAM、雙端口 RAM、偽雙端口 RAM、 CAM、 FIFO 等存儲結(jié)構(gòu)。 （ 3）嵌入式塊 RAM。FPGA 一般依賴寄存器完成同步時序邏輯設計。 FPGA 的基本可編程邏輯單元是由查找表（ LUT）和寄存器（ Register）組成的，查找表完成純組合邏輯功能。 每個單元簡介如下： （ 1）可編程輸入 /輸出單元（ I/O 單元）。 1985 年 Xilinx 公司首先推出了現(xiàn)場可編程門陣列 FPGA，這是一種新型的高密度 PLD，采用CMOSSRAM 工藝制作，其結(jié)構(gòu)和 陣列型 PLD 不同，內(nèi)部由許多獨立的可編程模塊組成，邏輯模塊之間可以靈活地相互連接，具有 密度高、編程速度快，設計靈活和可再配置設計能力等許多優(yōu)點。 Altera 公司把自己的可編程邏輯器件產(chǎn)品中的 MAX 系列（乘積項技術(shù)， EEPROM 技術(shù)）、 FLEX 系列（查找表技術(shù)， SRAM工藝）都叫做 CPLD；而把也是 SRAM 工藝、基于查找表技術(shù)、要外掛配置用的 FLEX系列的 EPROM 叫做 FPGA。兩者的功能基本相同，只是實現(xiàn)原理略有不同，但有時可以忽略這兩者的區(qū)別。系統(tǒng)設計師們更愿意自己設計專用集成電路（ Application Special Integrated Circuit, ASIC） 芯片，而且希望 ASIC 的設計周期盡可能短，最好是在 實驗室里就能設計出合適的 ASIC 芯片，并且立即投入實際應用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件（ Field Programmable Logic Device, FPLD） ,其中應用最廣泛的當屬 CPLD 和 FPGA[1]。 圖 DDS各部分輸出波形 FPGA 簡介 數(shù)字集成電路從產(chǎn)生到現(xiàn)在，經(jīng)過了早期的電子管、晶體管、小中規(guī)模集成電路，到大規(guī)模、超大規(guī)模集成電路（ VLSIC）以及許多既有特定功能的專用集成電路的發(fā)展過程?？梢?，頻率控制字 K越大，相位累加器產(chǎn)生溢出的速度越快，輸出頻率也就越高。 由于受到字長的限制，相位累加器累加到一定值后，就會產(chǎn)生一次累加溢出，這樣波形存儲器的地址就會循環(huán)一次，輸出波形循環(huán)一周。若波形存儲器中存放的是正弦波幅度量化數(shù) 據(jù)，那么 D/A 轉(zhuǎn)換器的輸出是近似正弦波的階梯波，還需要后級的低通平滑濾波器進一步抑制不必要的雜波就可以得到頻譜比較純凈的正弦波信號。在系統(tǒng)時鐘脈沖的作用下，相位累加器不停的累加，即不停的查表。在每一個時鐘脈沖 f c，相位累加器把頻率字 K 累加一次，累加器的 輸出相應增加一個步長的相位增量，由此可以看出，相位累加器的輸出數(shù)據(jù)實質(zhì)上是以K為步長的線性遞增序列（在相位累加器產(chǎn)生溢出以前），它反映了合成信號的相中北大學 2021 屆畢業(yè)設計說明書 第 2 頁 共 36 頁 位信息。頻率控制字（ Frequency Control Word， FCW）實際上是二進制編碼的相位增量值，它作為相位累加器的輸入。 圖 DDS基本結(jié)構(gòu)框 圖 其中， f c 為參考時鐘頻率， K為頻率控制字， N為相位累加器位數(shù)， A為波形存儲器地址位數(shù)， D為波形存儲器的數(shù)據(jù)位字長和 D/A 轉(zhuǎn)換器位數(shù)。 DDS電路一般由參考時鐘、相位累加器、波形存通濾波器（ LPF）組成。只不過在 DDS技術(shù)中，這個過程被顛倒過來了。奈圭斯特采樣定理是任何模擬信號進行數(shù)字化處理的基礎，它描述的是一 個帶限的模擬信號經(jīng)抽樣變成離散序列后可不可以由這些離散序列恢復出原始模擬信號的問題。 本課題的主要研究內(nèi)容是 參考 直接數(shù)字頻率合成原理（ DDS）技術(shù) [6]，利用Quartus II 軟件作為平臺， VHDL 語言作為開發(fā)語言，基于 FPGA 配合相應外圍電路實現(xiàn)一個數(shù)字信號發(fā)生器，其電路結(jié)構(gòu)簡單，容易擴展，具有極大的靈活性和方便性，實現(xiàn)了產(chǎn)生頻率、幅度可調(diào)的正弦波、三角波、方波的信號發(fā)生器。我國研制任意波形發(fā)生器是從上世紀 90年代開始的，近年來有一批本土廠商奮起直追，取得了可喜的成果。 Tektronix 公司的獨立結(jié)構(gòu)任意波形發(fā)生器AFG3000 系列功能完善，人機界面友好，操作方便，可以以多種方式連接到 PC機上，其最高采樣率能達到 2GS/s，輸出正弦信號最高頻率為 240MHz，任意波頻率最高能達到 50MHz，并配備的強大的波形編輯軟件 Arbexpress，用戶可以方便地創(chuàng)建和編輯自己的波形。 從目前發(fā)展狀況來看，國外數(shù) 字信號發(fā)生器的研制和生產(chǎn)技術(shù)已經(jīng)較為成熟。 國內(nèi)外發(fā)展現(xiàn)狀 采用可變時鐘和計數(shù)器尋址波形存儲器的任意波形發(fā)生 器 [4]在一段時期內(nèi)曾得到廣泛的應用，其取樣時鐘頻率較高且可調(diào)節(jié)，然而這種波形發(fā)生器對硬件要中北大學 2021 屆畢業(yè)設計說明書 第 2 頁 共 36 頁 求比較高，需要高性能的鎖相環(huán)和截止頻率可調(diào)的低通濾波器，且頻率分辨率低，頻率切換速度較慢，已經(jīng)逐步退出市場。其中混和信號源主要輸出模擬波形；邏輯信號源輸出數(shù)字碼形。信號源主要給被測電路提供所需要的已知信號（各種波形），然 后用其它儀表進行測量的參數(shù)。 凡是能產(chǎn)生測試信號的儀器，統(tǒng)稱為信號源，也稱為信號發(fā)生器，它用于產(chǎn)生被測電路所需特定參數(shù)的電測試信號?，F(xiàn)場可編程門陣列器件具有容量大、運算速度快、現(xiàn)場可編程等優(yōu)點，使得許多復雜的電路有了新的實現(xiàn)途徑，越來越被廣泛地應用到實際系統(tǒng)中。 傳統(tǒng)的波形發(fā)生器多采用模擬分立元件實現(xiàn)，產(chǎn)生的波形種類要受到電路硬件的限制，體積大、靈活性和穩(wěn)定性也相對較差。特別是在通信系統(tǒng)的科研實驗中，常常需要用到不同頻率和幅度的信號，如正弦波、三角波、方波和鋸齒波等。VHDL 中北大學 2021 屆畢業(yè)設計說明書 第 I 頁 共 II 頁 目 錄 1. 緒論 ......................................................................................................................... 1 背景與意義 ........................................................................................................... 1 國內(nèi)外發(fā)展現(xiàn)狀 ................................................................................................... 1 2. 設計簡介 ................................................................................................................. 1 DDS 技術(shù) .......................................................................................