【正文】 CBAT i t l eN um be r R e vi s i onS i z eBD a t e : 8 M a y 2021 S he e t of F i l e : D : \ di a nl ut u\ M y D e s i D r a w n B y :C L K3D2SD4CD1Q5Q6U ? A7474T R I G2Q3R4C V ol t5T H R6D I S7VCC8GND1U?N E 555+47ufGND+ V C CR2100R1100R10K16H z 圖 音樂節(jié)奏時(shí)鐘產(chǎn)生電路圖 音樂節(jié)奏時(shí)鐘對(duì)整個(gè)音樂播放器 的作用至關(guān)重要，要求音樂節(jié)奏時(shí)鐘脈沖非常穩(wěn)定，這樣才能保證音樂的流暢播放，否則播放出來的將是一段雜亂無章的聲音，就不是音樂而是噪聲了。 CRRf )21( ?? （ ） 改變可變電阻的阻值就可以改變輸出頻率。 555 集成定時(shí)器是一種 將模擬功能與邏輯功能巧妙結(jié)合在一起的混合集成電路，如圖 所示為 555 定時(shí)器構(gòu)成的多諧振蕩器電路 [16]。 之所以采用外部接入的時(shí)鐘，而不用晶振直接分頻有兩個(gè)原因：一、晶振為4MHz，而我們只需要 4Hz 的信號(hào)，這樣分頻出來將占用很大的內(nèi)部資源；二、雖然理論值為 ，但是在實(shí)物演示中，時(shí)鐘信號(hào)稍微快一點(diǎn)，放出來的音樂效果會(huì)更好，因此，接入這樣的外部電路，可以隨著音樂的播放來調(diào)節(jié)最合適的音樂節(jié)奏時(shí)鐘 ，同時(shí)也可以節(jié)約出更多的芯片內(nèi)部資源。這兩個(gè)時(shí)鐘 信號(hào) 都是利用 555 定時(shí)器構(gòu)成的 多諧振蕩電路所提供的。 經(jīng)過了多次調(diào)試，最后確定了《美麗的神話》、《濤聲依舊》、《隱形的翅膀》、《我愿意》四首歌，這四首歌旋律明朗，都是耳熟能詳?shù)牧餍懈枨?，便于辨識(shí)。 歌曲選擇 本次音樂播放器的設(shè)計(jì)在歌曲的選擇上也至關(guān)重要。 在上一章節(jié)的構(gòu)思有提到，我們直接采用四門開關(guān)進(jìn)行選擇，因此， case 語句直接對(duì)一個(gè)四位二進(jìn)制數(shù)組進(jìn)行選擇，如 1000 為第一首歌曲 ， 0100 為第二首歌 曲 ， 0010 為第三首歌 曲 ， 0001 為第四 首歌曲 。本次設(shè)計(jì)中外圍電路共接入了 9 個(gè)發(fā)光二極管。在彩模塊，我們?cè)O(shè)計(jì)為不同音符，對(duì)應(yīng)不同的亮滅，這樣，當(dāng)音樂演奏起來的時(shí)候，隨著音符的變化，彩燈也因?yàn)椴煌囊舴W動(dòng)起來。對(duì)于休止符，只要將分頻系數(shù)設(shè)為 0，揚(yáng)聲器就不會(huì)發(fā)聲了。采用加載初始值而不將分頻輸出譯碼反饋，可以有效地減少設(shè)計(jì)占用可編程邏輯器件的資源。在表中可以看到不同音階對(duì)應(yīng)的不同初始值。 表 音符 與頻率對(duì)照表 音名 頻率 /Hz 分頻系數(shù) 低音 5 5102 低音 6 440 4545 低音 7 4050 中音 1 3822 中音 2 3405 中音 3 3034 中音 4 2863 中 音 5 783． 99 2551 中音 6 880 2273 中音 7 2025 高音 1 1911 高音 2 1703 高音 3 1517 高音 4 1432 高音 5 1275 休止符 0 8191 0 由于音階頻率多為非整數(shù)，而分頻系數(shù)又不能為小數(shù)，故必須將得到的分頻數(shù)四舍五入取整。所以，上圖所給出的分頻系數(shù)是用分頻后的 2MHz 基礎(chǔ)上計(jì)算得出的。由于系統(tǒng)要求產(chǎn)生出的信號(hào)頻率較高，因此選用 4MHz 高頻脈沖作為可變模值計(jì)數(shù)器的技計(jì)數(shù)脈沖。若想編輯音域更廣的音樂，則需要重新設(shè)定初始值。根據(jù)可變 模值 計(jì)數(shù)器的設(shè)計(jì)原理及音符的分頻系數(shù)，可計(jì)算出樂曲中各音符的預(yù)置數(shù)，如表 所示。 音調(diào)發(fā)生模塊設(shè)計(jì) 此模塊包括預(yù)置數(shù)產(chǎn)生電路和頻率發(fā)生器。在節(jié)拍控制產(chǎn)生電路的接拍信號(hào)作用下，按樂曲中音符持續(xù)時(shí)間的 長(zhǎng)短輸出相應(yīng)音符名稱。另外，在設(shè)計(jì)中為了讓歌曲循環(huán)播放，計(jì)數(shù)器設(shè)定計(jì)滿自動(dòng)清零計(jì)數(shù)的功能，這樣，只要不斷電，不關(guān)開關(guān)，歌曲就可以自動(dòng)循環(huán)播放了。為了節(jié)省內(nèi)部資源，我們只演奏高潮部分。節(jié)拍控制電路以樂曲中最短音符的節(jié)拍為基準(zhǔn)，產(chǎn)生樂曲所需要的全部節(jié)拍。如圖 所示，為 CPLD 內(nèi)部芯片設(shè)計(jì)原理圖。 浙江大學(xué)城市學(xué)院畢業(yè)論文 第 3 章 MIDI 音樂播放器芯片設(shè)計(jì) 9 第 3 章 MIDI 音樂播放器芯片設(shè)計(jì) 工作原理 MIDI 音樂是 Windows 下的一種合成音樂，由于它通過記譜的方式來記錄一段音樂，因此與 wave 音樂相比，它可以極大地減少存儲(chǔ)容量。因此，揚(yáng)聲器的選擇要等到最后全部系統(tǒng)設(shè)計(jì)完成后，實(shí)地選擇播放效果較好的揚(yáng)聲器。鑒于最后編譯的結(jié)果，芯片內(nèi)部資源允許四位二進(jìn)制數(shù)組的開關(guān)程序，所以最后直接選用四位二進(jìn)制數(shù)組開關(guān)。 從模擬電路知識(shí)中可以知道，采用 555 定時(shí)器構(gòu)成的多諧振蕩器來實(shí)現(xiàn)這兩塊電路最佳，能夠滿足我們所需要的小頻率時(shí)鐘信號(hào)。 另外，為了使整個(gè)設(shè)計(jì)盡量簡(jiǎn)潔，程序中的四首歌全部編寫歌曲的高潮部分，這樣聽起來更加耳熟能詳，同時(shí)也能節(jié)省更多的芯片內(nèi)部資源。 圖 音樂播放器的工作原理圖 CPLD 設(shè)計(jì)思路 在購買 CPLD 芯片之前，首先對(duì)所編寫好的程序在 Quartus II 軟件中進(jìn)行編譯仿真，在編譯中，軟件會(huì)自動(dòng)計(jì)算出整個(gè)程序所需要的 CPLD 邏輯單元數(shù)。彩燈閃爍控制器根據(jù)編碼將當(dāng)前要播放的音符對(duì)應(yīng)浙江大學(xué)城市學(xué)院畢業(yè)論文 第 2 章 總體設(shè)計(jì)概述 7 的彩燈亮滅狀態(tài)送給彩燈 [9]。音樂編碼器控制著音調(diào)發(fā)生器和彩燈閃爍控制器，每當(dāng)音樂節(jié)奏時(shí)鐘送給音樂編碼器一個(gè)時(shí)鐘脈沖時(shí)，音樂編碼器就當(dāng)前要播放的音符的編碼送給音調(diào)發(fā)生器和彩燈閃爍控制器。 其核心模塊為 CPLD 芯片，內(nèi)部有音調(diào)發(fā) 生器、音樂編碼器和彩燈閃爍控制器三 個(gè)模塊。該芯片共有 100 個(gè)管腳，內(nèi)部 240 個(gè)邏輯單元，如圖 所示，為該芯片的封裝圖及管腳功能 [8]。 MAX II 器 件提供的密度范圍從 240 到 2210 個(gè)邏輯單元（ LE） ,最多達(dá) 272 個(gè)用戶 I/O 管腳。以滿足通用性 ,低密度邏輯應(yīng)用為目標(biāo) ， MAX II 器件成為接口橋接、 I/O 擴(kuò)展、器件配置和上電順序等應(yīng)用最理想的解決方案。因此 ,MAX II CPLD 是所有 CPLD 系列產(chǎn)品中成本最低、功耗最小和密度最高的器件。這些超級(jí)性能是在提供了所有 MAX系列 CPLD 先進(jìn)特性的架構(gòu)的基礎(chǔ)上 ， 根據(jù) Altera 專家們的意見而重新采用基于查找表的架構(gòu)而得到的。 浙江大學(xué)城市學(xué)院畢業(yè)論文 第 2 章 總體設(shè)計(jì)概述 5 第 2 章 總體設(shè)計(jì)概述 MAX II 系列 CPLD MAX II 器件系列是一種非易失性、即用性可編程邏輯系列 ， 它采用了一種突破性的新型 CPLD 架構(gòu)。 浙江大學(xué)城市學(xué)院畢業(yè)論文 第 1 章 緒論 4 外圍電路的設(shè)計(jì) 外圍電路都是一些最基本，最常見的模擬電路，因此在使用不會(huì)有太大問題，但有一個(gè)要注意的地方，就是在一些電阻和電容的取值上，要比較細(xì)心， 比如說在放大器的發(fā)生模塊上，要求驅(qū)動(dòng)揚(yáng)聲器的電阻值就比較小，而且非常精確，一旦太大，可能會(huì)導(dǎo)致無法驅(qū)動(dòng)揚(yáng)聲器，因此可以盡量采用滑動(dòng)變阻器，通過計(jì)算與調(diào)試后，得出比較精準(zhǔn)的數(shù)據(jù) [7]。 另外， CPLD 器件的選擇也是一個(gè)關(guān)鍵。本次設(shè)計(jì)采用的是 Altera 公司的 CPLD 芯片，我們會(huì)利用 Quartus II 進(jìn)行設(shè)計(jì)，其中采用軟件中的集成文本編輯器，來進(jìn)行 VHDL 語言的設(shè)計(jì)。 研究的基本內(nèi)容 CPLD 的設(shè)計(jì) 本設(shè)計(jì)的關(guān)鍵還是在于內(nèi)部芯片的設(shè)計(jì)。 另外， EDA 軟件的功能日益強(qiáng)大，原來功能比較單一的軟件，現(xiàn)在增加了很多新用途。之所以選用 Altera MAX IIZ CPLD，是因?yàn)樗坏梢匝杆侔踩貙?shí)現(xiàn)新特性和功能，而且還具有最低的功耗和最小的電路板面積，該器件管理 P1200便攜式手持機(jī)中的多個(gè)接口，包括射頻識(shí)別 (RFID)讀卡器、紅外數(shù)據(jù)協(xié)會(huì) (IRDA)傳感器、藍(lán)牙接 121 以及 LED 控制端口等。 浙江大學(xué)城市學(xué)院畢業(yè)論文 第 1 章 緒論 3 應(yīng)用及發(fā)展趨勢(shì) CPLD/FPGA 的發(fā)展已經(jīng)非常普及，在各個(gè)行業(yè)及領(lǐng)域都有廣泛的應(yīng)用，包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有 EDA 的應(yīng)用 [4]。本次設(shè)計(jì)，主要采用 VHDL 語言設(shè)計(jì)。 HDL 設(shè)計(jì)是目前工程設(shè)計(jì)最重要的設(shè)計(jì)方法。 基于 PLD 的設(shè)計(jì)，有一下幾種較為成熟的設(shè)計(jì)方法： 1． 原理圖設(shè)計(jì) 2． 程序設(shè)計(jì)方法 3． 狀態(tài)機(jī)設(shè)計(jì) 4． 功能模塊輸入法 5． IP 模塊使用 6． 基于平臺(tái)的設(shè)計(jì)方法 其中，最為廣泛普遍應(yīng)用的為程序設(shè)計(jì)方法。 5． Altera 公司的 FLEX10K10E 系列的產(chǎn)品具有更大的集成度。 3． 對(duì)于 SRAM 結(jié)構(gòu)的產(chǎn)品， Altera 公司的 PLD 的輸出電流可達(dá) 25mA，而 Xilinx 的 FPGA 只有 16mA。 浙江大學(xué)城市學(xué)院畢業(yè)論文 第 1 章 緒論 2 國(guó)內(nèi)外研究現(xiàn)狀 PLD 生產(chǎn)廠商眾多，有 Xilinx、 Altera、 Actel、 Lattic、 Atmel 等，其中以 Xilinx和 Altera 的產(chǎn)品較有代表性， Xilinx 的產(chǎn)品稱為 FPGA， Altera 的產(chǎn)品稱為 CPLD，他們各有特點(diǎn) [3]： 1． 同樣藉由 EPROM 和 SRAM 的結(jié)構(gòu)。這種芯片具有現(xiàn)場(chǎng)可編程和方案容易改動(dòng)的特點(diǎn)。 選題的背景 FPGA 與 CPLD 都是可編程邏輯器件，是在 PAL、 GAL 等邏輯器件的基礎(chǔ)上發(fā)展起來的，與分立元件相比，具有速度快、容量大、功耗小和可靠性高等優(yōu)點(diǎn)。 大規(guī)?？删幊踢壿嬈骷?CPLD（ Complex Programmable Logic Device，復(fù)雜可編程邏輯器件）和 FPGA（ Field Programmable Gates Array，現(xiàn)場(chǎng)可編輯門陣列）是當(dāng)今應(yīng)用最廣泛的 兩類可編程邏輯器件，電子設(shè)計(jì)工程師利用它可以在辦公室或?qū)嶒?yàn)室設(shè)計(jì)出所自己所需要的專用芯片和專用產(chǎn)品，從而大大縮短了產(chǎn)品上市時(shí)間，降低了開發(fā)成本。 EDA (Electronics Design Automation)即電子設(shè)計(jì)自動(dòng)化技術(shù)，是指以計(jì)算機(jī)為基本工作平臺(tái)，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)的最新成果而研制成的一整套軟件工具，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作： IC 設(shè)計(jì)，電子電路設(shè)計(jì)， PCB 設(shè)計(jì)。 通過本次設(shè)計(jì)，可以體現(xiàn)出可編程邏輯器件 CPLD/FPGA 等在電子設(shè)計(jì)領(lǐng)域的廣泛應(yīng)用， 設(shè)計(jì)者可以 方便的 設(shè)計(jì)出符合要求的芯片或應(yīng)用系統(tǒng)。 畢業(yè)設(shè)計(jì)（論文） 題 目 基于 CPLD 的 MIDI 音樂播放器的設(shè)計(jì) 姓 名 陳大猷 學(xué) 號(hào) 30502072 專業(yè)班級(jí) 電科 0501 所在學(xué)院 信息與電氣工程學(xué)院 指導(dǎo)教師（職稱） 胡曉慧（講師） 二○○ 九 年 五 月 八 日 浙江大學(xué)城市學(xué)院畢業(yè)論文 摘要 I 基于 CPLD 的 MIDI 音樂播放器的設(shè)計(jì) 【摘要】 本音樂播放器依據(jù) MIDI 音樂基本原理，結(jié)合 EDA 技術(shù)，采用 ALTERA公司的可編程邏輯器件（ CPLD） EPM240T100C5 作為控制核心而設(shè)計(jì)的。本設(shè)計(jì)主要利用 VHDL 語言 進(jìn)行編程，在 CPLD 內(nèi)部設(shè)計(jì)出音調(diào)發(fā)生器、音樂編碼器、彩燈閃爍控制器三個(gè)模塊 ，再配上 時(shí)鐘、彩燈、開關(guān)、揚(yáng)聲器等 必要的外圍電路，從而實(shí)現(xiàn)四首音樂選擇播放、并配有隨音樂節(jié)奏而閃爍變化的彩燈等功能的 EDA 應(yīng)用系統(tǒng)。 【 關(guān)鍵詞 】 EDA， CPLD， MIDI音樂播放器 ， VHDL語言 浙江大學(xué)城市學(xué)院畢業(yè)論文 Abstract II Design of MIDI Music Player Based on CPLD 【 Abstract】 This music player is designed according to MIDI music basic principle, using EDA technology, based on Complex Programmable Logic Device (CPLD) EPM240T100C5 to be a control core block which produced by ALTERA pany. This design program with VHDL lang