【正文】 泛的應(yīng)用 。 7. 100MHz 得 8位并行數(shù)據(jù) 的 傳輸口或 者是 10MHz 輸出的 串行數(shù)據(jù) 輸出 口。 圖 9854 功能結(jié)構(gòu)圖 其主要 的 性能如下： 1. 能夠達(dá)到 300MHz 頻率的 系統(tǒng)時(shí)鐘； 2. 能 夠 輸出一般 的 調(diào)制信號(hào)， FSK， BPSK， PSK， 混頻 ， AM 等； 3. 100MHz 時(shí) 輸出 80dB 的信噪比； 4. 內(nèi)部有 4 至 20 倍 的可 系統(tǒng) 編程 的 時(shí)鐘 增 頻器； 5. 兩個(gè) 具有 48位頻率控制字 的 寄存器，能夠 產(chǎn)生比較高的 頻率分辨 值 。其中生產(chǎn)的 DDS 產(chǎn)品有三大系列，分別是 983X 系列、 985X 系列和995X，下表是常見的 DDS 控制器的 特點(diǎn)。直接數(shù)字頻率合成技術(shù) 芯片的雜散指標(biāo)也會(huì)給信號(hào)發(fā)生器基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 17 帶來很大的影響 。 DDS 芯片 簡介 直接數(shù)字式頻率合成器（ Direct Digital Synthesizer，簡稱 DDS）芯片的選擇是設(shè)計(jì)頻率合成 器系統(tǒng)的關(guān)鍵，因?yàn)槠溥x擇的好壞直接決定了輸出波形的質(zhì)量以及信號(hào) 性能的好壞。對(duì)早期的 51 單片機(jī)芯片，對(duì)片內(nèi) 的程序儲(chǔ)存 器進(jìn)行編 寫 時(shí)，對(duì)此引腳（作 Vpp）接入 21V 編程電壓。 如使用CPU 片內(nèi)的程序 儲(chǔ)存 器單元時(shí)， EA端必須接高電平，此時(shí)， CPU 能根據(jù)程 序地址值，自動(dòng)對(duì)內(nèi)、外部 的 程序 儲(chǔ)存 器內(nèi)的程序進(jìn)行讀取。 PSEN 信號(hào)能驅(qū)動(dòng) 8 個(gè) LSTTL 負(fù)載。在讀取外部 的 程序 儲(chǔ)存器指令（或常數(shù)）時(shí)，每一個(gè) 機(jī)器周期 可以 產(chǎn)生兩次 PSEN 的 有效信號(hào)。 而當(dāng) 對(duì)片內(nèi) 的程序儲(chǔ)存 器編程時(shí)，該引腳作為 PROG 作為 編程脈沖 的輸入 。即使不訪問外部存儲(chǔ)器， ALE 端仍以振蕩器振蕩頻率的 1/6固定速率輸出脈沖信號(hào)，此時(shí)可用它作為對(duì)外輸出的時(shí)鐘或定時(shí) 的 脈沖。作為 Vpd 使用時(shí)，當(dāng) Vcc 處于掉電情況下，此引腳可接上備用電源，只為片內(nèi) RAM 供電，保持信息不丟失。 表 P3 口引腳復(fù)用功能 引腳號(hào) 復(fù)用功能 RXD（串行輸入口） TXD（串行輸出口） （外部中斷 0） （外部中斷 1） T0（定時(shí)器 0 的外部輸入） T1（定時(shí)器 1 的外部輸入） 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 15 (外部數(shù)據(jù)存儲(chǔ)器寫選通） (外部數(shù)據(jù)存儲(chǔ)器讀 選通） RST/Vpd（ 9 腳）：當(dāng)作為 RST 使用時(shí)，為復(fù)位輸入端。當(dāng) P3 口某一位用于第二功能作輸出時(shí)，該位的鎖存器應(yīng)置為“ 1”，打開與非門，第二功能端內(nèi)容通過“與非門”和 FET 送至端口引腳。同 樣，輸入時(shí)引腳數(shù)據(jù)通過三態(tài)緩沖器在讀引腳選通控制下進(jìn)入內(nèi)部總線。若外接 RAM 容量為 256B，則可用“ MOVX A,Ri”類指令由 P0 口送出 8位地址，而不需要高 8位地址，這時(shí) P2 口仍可作通用 I/O 口使用。 當(dāng)單片機(jī)外部擴(kuò)展有存儲(chǔ)器時(shí)， P2 口可用于輸出高 8 位地址，這時(shí) CPU 送來的控制信號(hào)應(yīng)為高電平，使 MUX 與地址接通，此時(shí)引腳上得到的信息為 地址。 此外， 和 還可以 當(dāng)作 定時(shí)器 /計(jì)數(shù)器 2的外部 輸入 端 （ ）和定時(shí)器 /計(jì)數(shù)器 2 的 外部控制 輸入（ ），具體 功能如 下表 所示 ： 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 14 表 和 引腳復(fù)用 引腳號(hào) 功能特性 T2（定時(shí)器 /計(jì)數(shù)器 2 外部 的 計(jì)數(shù)輸入）， 以及 時(shí)鐘輸出 T2EX（定時(shí)器 /計(jì)數(shù)器 2 捕獲 /重裝觸發(fā) 以及 方向控制） P2 端口（ ～ ， 21～ 28 引腳）： P2 口 既可做為通用 I/O 口使用，又可作為地址總線口。 當(dāng) 對(duì)端口 中 寫入 1時(shí)， 可 通過 其內(nèi)部所擁有的 上拉電阻把端口 提升到 高電位 值 ，這時(shí) 可 當(dāng) 輸入口使用 。 P1 端口（ ～ ， 1～ 8 引腳）： P1 端 口是一個(gè)帶 有 內(nèi)部上拉 的 電阻的 8 位準(zhǔn) 雙向 輸入輸出 口。 而 在 其 訪問外部 的 程序 以及 數(shù)據(jù) 的 存儲(chǔ)器時(shí)， P0 口也可以作為 低 8 位地址和 8 位的數(shù)據(jù)共 用總線。 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 13 STC89C52 引腳功能 其引腳圖如 所示： 圖 STC89C52 引腳圖 P0 端口（ ～ ， 39～ 32 引腳）： P0 端 口是一個(gè) 8 位的 漏極開路雙向 I/O口。 3 種 不同的 工作模式 可 分為 1種正常 的 工 作模式 以及 2 種 可軟件 選擇 的節(jié)電模式， 軟件選擇 的 節(jié)電 模式時(shí)，STC89C52 的 CPU 停止工作。 這中間 8K的 系統(tǒng)編程 Flash 存儲(chǔ)器 是一個(gè) 獨(dú)特的 結(jié)構(gòu)使得 STC89C52 能 夠 提供 了 靈活性好 、 以及 有效性 良好 的解決 方 法 ， 在眾多的嵌入 式的控制系統(tǒng)中有著廣泛的應(yīng)用 。本著實(shí)用、可靠、安全、簡潔及經(jīng)濟(jì)的原則， 本設(shè)計(jì) 選用了 STC89C52 單片機(jī) 作為核心控制器件 。這些抖動(dòng)注入在 DDS 中的應(yīng)用如下圖所示。實(shí)際上 的要求是 強(qiáng)制 K 當(dāng)作 奇數(shù)，即能 夠 保證其與 2N 的互質(zhì)，這些 雜散 的改善 方法是 Nicholas 算法對(duì) DDS 雜 散 進(jìn)行 了深入理論分析 的結(jié)果。 所此 時(shí) ROM 它的 輸出幅度序列 所擁有的 量化誤差 值 序列 )(mm? 為： ???? ???????? ????? ??? ? Kmq nnqm Nn na 22s in2s in)1()( 1 1 ???? （ 214） 由于 ??????? NKmmS 22s in)( ?是一 為 周期 uk 的周期 存在 序列，因此 )(ma? 也是 一 周期為 uk 的周期 波形 序列。 放入波形 存儲(chǔ)器 ROM 中的幅 值 編 碼都是經(jīng)過量化 過 的， 所有會(huì)存在 量化誤差 ，當(dāng)其 量化 的 時(shí) 侯一般都是應(yīng)用近似 法， 這個(gè)時(shí)候的 量化 的 轉(zhuǎn)移函數(shù) 以及 量化誤差 的轉(zhuǎn)移函數(shù)如圖 (a)和圖 (b)所示。觀察式（ 210） 能夠 發(fā)現(xiàn)式子 的 中 間 除了一個(gè) 所產(chǎn)生的 正弦量 之 外還 有 一個(gè) 雜波 余弦量，這個(gè)量 值 的大小 則與 N的大小 有關(guān) N 越大，它就越小，因此輸出 的 波形 就會(huì)有雜散，但是 當(dāng) N 比較大的情況下 雜散 的 分量就會(huì)變小。 則其 截?cái)嗪?的 高 A 位所 輸出 來 的相位 變化 序列 p? (n)為： p? (n)= BNB nKnKnn 2m o d2m o d)2m o d)(()( ????? （ 23） 則 正弦序列 p? （ n）為： )(22)( nnpNp ?? ?? （ 24） 因?yàn)?相位截?cái)?所產(chǎn)生的 相位誤差 值 序列 ep（ n）為： ep（ n） = ??)(n p? BnKn 2mod)( ? （ 25） 由式（ 25）可知當(dāng) K= Bm2 （ m為整數(shù)） 時(shí) 誤差量 值為 ep（ n） =0，當(dāng) K? Bm2時(shí)其 誤差 值也就 不為 0。 DDS 雜散 模型如下 ： 圖 DDS 雜散模型 首先我們 先討論 一下相位 的 截?cái)嗾`差 所帶來 的影響。 此 外 由于 D/A 轉(zhuǎn)換器 所具有的 非線性 的特基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 8 征 也會(huì)影響 其中 DDS 所 輸出 的 頻譜 P? (n)。 由于 波形存儲(chǔ)器 ROM的地址線的寬度 A 與相位累加器的長度 N 往往是不相等的，通常情況下 AN，這樣就產(chǎn)生了相位 的截?cái)嗾`差， 另外存放 于 波形存儲(chǔ)器 ROM 中的幅度 變化值 由于 波形存儲(chǔ)器 ROM 中 的字長 值 有限， 則不可避免的 會(huì)帶來幅度量化 的 誤差。 它的主要來 源 分為三個(gè)部分， 累加器 的 相位舍入誤差 所導(dǎo)致 的 雜散 ；幅值 量化誤差 所 造成的雜散以及 DAC 不是很 理想 所導(dǎo)致 的 雜散 。 (5) 其他優(yōu)點(diǎn) 因?yàn)?DDS 中 大部分 部件都 是 屬于數(shù)字 集成 電路， 因此也就具有了 易于集成、 功率 低、體積 很 小、重量 較 輕、可靠性 很 高， 以及 易于程控 的優(yōu)點(diǎn) ，使用 起來也 相當(dāng)?shù)?靈活以及 性價(jià)比很 高 的優(yōu)勢(shì) 。 (4) 波形 輸出 的靈活性 只要在 DDS 的 內(nèi)部加上相應(yīng) 的控制如頻率 控制 FM， 相位 控制 PM與幅度 控制 AM，則能夠 方便靈活 的實(shí)現(xiàn)調(diào)頻、 調(diào)相 和調(diào)幅的 功能， 也能 產(chǎn)生 FSK、 PSK、 ASK、和 OSK等 調(diào)制 信號(hào) 波形 。目前 來說 ，大多數(shù) DDS 的分辨率在 1Hz 左右 ， 有的 甚至更小。 (2) 頻率 的 分辨率高 波形 ROM 地址 址 數(shù) 據(jù) 相位量化序列 正弦幅度量化序 列 N 位 D 位 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 7 若時(shí)鐘 fc 頻率不變， 則 DDS 頻率 的 分辨率 通過由相位累加器 位數(shù) N 來 決定。時(shí)鐘頻率 的值 越高， 則變化 時(shí)間越短。 所以 頻率 變化 時(shí)間等于頻率 的 控制字傳輸時(shí)間。 DDS 的優(yōu)缺點(diǎn) DDS 的優(yōu)點(diǎn) (1) 頻率 的變化 時(shí)間短 DDS 是 開環(huán) 的 系統(tǒng)， 不存在 任何 的 反饋環(huán)節(jié) 它的 這種結(jié)構(gòu) 讓 DDS 的頻率 變化 時(shí)間極短。波形數(shù)據(jù)存儲(chǔ)器將查找出的波形數(shù)據(jù)輸出到 D/A 轉(zhuǎn)換器進(jìn)行數(shù)模轉(zhuǎn)換后獲得模擬信號(hào)。根據(jù)奈奎斯特采樣定理，采樣點(diǎn)的數(shù)字化編碼被存儲(chǔ)在波形 存儲(chǔ)器 ROM 的存儲(chǔ)單元中，每個(gè)采樣點(diǎn)占用一個(gè)存儲(chǔ)單元，并且每一個(gè)采樣點(diǎn)對(duì)應(yīng) 的是 唯一的相位信息，因此可以根據(jù)查表來獲得。 (4) 低通 帶 濾波器 DDS 的理論基礎(chǔ)是奈奎斯特采樣定理，奈奎斯特定理 可 描述為：在進(jìn)行模數(shù)轉(zhuǎn)換時(shí)，當(dāng)采樣頻率 fs大于最高頻率 fc 的二倍時(shí)，采樣之后的數(shù)字信號(hào)將保留原有信號(hào)的全部信息， 其中最小采樣速率 fs 稱為奈奎斯特速率。 N 位輸出波 存儲(chǔ)器 ROM 相當(dāng)于 使得 00～ 3600 正弦 波 信號(hào)離散成 成為 2N 個(gè)樣值序列， 假如 存儲(chǔ)器的 ROM 中 有 D 位 的 數(shù)據(jù)位，則 2N 個(gè) 抽樣 的幅值以 D 位二進(jìn)制數(shù)值 存儲(chǔ) 在 波形 的存儲(chǔ)器 內(nèi)存 中，按照 不同的 地址 值 可以輸出 所 對(duì) 應(yīng)的相位 正弦 波 的幅值。從理 論上來說，輸出波 存儲(chǔ)器 能夠 存儲(chǔ) 所有的周期性 任意 輸出 波形， 在實(shí)際使用中 ， 正弦波 的產(chǎn)生 是最普遍的 ， 其中其用途也是最廣泛的 。 普遍來說 ， 應(yīng)用 二進(jìn)制 相位 累加器 并不可以使得 頻率 的 步進(jìn) 值 和輸出 的 頻率 值是 整數(shù)。 則 可得到它的周期 為 ),2( 2 KGU NNk ? (21) 其中 G 代表的是 最大公約數(shù) 。 累加器 運(yùn)用 N 比特的二進(jìn)制 ， 所有累加器所得到的最大 值是 2N。 這樣 ， 相位累加器在時(shí)鐘 fc 的作用下 ， 進(jìn)行相位累加 ， 當(dāng) 累加器累加 到 滿量時(shí)就會(huì)產(chǎn)生一次溢出 ， 從而完成總個(gè)周期的動(dòng)作 。 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 5 圖 相位累加器原理框圖 每一次產(chǎn)生的 時(shí)鐘脈沖 fc， 累加器會(huì)用 頻率控制字 K 與寄存器 所 輸出的 相位 值相加 ， 再把相加后的結(jié)果送到其寄存器的 輸入端 。 圖 DDS 的基本結(jié)構(gòu) (l) 相位累加器 相位累加器是 我們拿 來實(shí)現(xiàn) 數(shù)字 線性 信號(hào) 依次 累加 的前提 ， 信號(hào)寬度 可以 從 累加器的最小