【正文】 不為 0 ，那么 flag 減 1 end else if(key==639。d16) //如果為 ← 鍵 begin if(!flag1) flag1=flag1339。d1。 always(posedge clkss) begin if(key==639。 initial flag1=339。 reg[23:0] sum。 output[7:0] sec,min,hour。 reg sel。 input clkss。 程序到這里還沒有結(jié)束，關(guān)于修改位閃爍的方案，我將它和輸出管腳賦值整合在一起，首先判定是否為修改狀態(tài)，若是，則將該修改數(shù)據(jù)和 5Hz 頻率相與再賦值給輸出管腳，當(dāng) 5Hz 頻率為高電平，輸出緩存數(shù)據(jù)，反之則無輸出信號，這樣可實現(xiàn)被修改字符出現(xiàn)頻率為 5Hz 的閃爍。 在修改狀態(tài)下，程序再次判定鍵值，若為數(shù)字鍵，則會將對應(yīng)數(shù)據(jù)賦值給 flag 所對應(yīng)緩存，若為 ← 或 → 移動鍵，則會修改 flag 的值，若為 Sel 修改 /確認鍵，將退出修改狀態(tài)。 程序是無限循環(huán)，也就是到了流程圖結(jié)束的地方后又會回到開始，程序首先判定是否有鍵按下，如果有，則判定鍵值：若鍵值為 ← 或 → 移動鍵，則會修改 flag 的值，有前文所述， flag 的值代表時分秒的個、十位；若鍵值為 Sel 修改鍵，則會改變 sel寄存器的值，設(shè)計需求是按一次 Sel鍵將會進入修改狀態(tài)，再按一次將退出修改狀態(tài)，方案為設(shè)定 sel 寄存器為 1 位。b0000000。b1111011。 //顯示數(shù)字 8 439。d8:{a,b,c,d,e,f,g}=739。b1110000。 //顯示數(shù)字 6 439。d6:{a,b,c,d,e,f,g}=739。b1011011。 //顯示數(shù)字 4 439。d4:{a,b,c,d,e,f,g}=739。b1111001。 //顯示數(shù)字 2 439。d2:{a,b,c,d,e,f,g}=739。b0110000。 //顯示數(shù)字 0 439。d0:{a,b,c,d,e,f,g}=739。end default:temp=0。end 5:begin temp=num15。end 4:begin temp=num14。end 東華理工大學(xué)畢業(yè)（設(shè)計）論文 第 3 章 系統(tǒng)程序設(shè)計 13 3:begin temp=num13。end 2:begin temp=num12。end 1:begin temp=num11。 case(flag) //片選 0:begin temp=num10。 if(num15==0) //首位滅零 num15=439。 else flag=flag+1。b000000。 reg[2:0] flag。 //D0D5 為片選信號 reg[3:0] num10,num11,num12,num13,num14,num15。 //num0num5 為時分秒 6 位輸入 output a,b,c,d,e,f,g,D0,D1,D2,D3,D4,D5。 input clksy?？傻妹總€數(shù)碼管顯示頻率為 250/6≈42Hz，人眼視覺暫留時間的要求為 25 幀每秒，可達到要求。 本模塊由 250Hz 信號驅(qū)動，采用動態(tài)顯示方法，即對六個 LED 數(shù)碼管循環(huán)掃描。 //判定 如果兩次結(jié)果相同 則輸出為 //鍵值 如果不同 則輸出為 0 endmodule 六位 7 段 LED 顯示程序設(shè)計 聯(lián)華眾科 FPGA 開發(fā)板 FA130 的數(shù)碼顯示為六位 7 段共陰極數(shù)碼管，其工作特點是，當(dāng)筆段電極接高電平，公共陰極接低電平時，相應(yīng)筆段發(fā)光。 //輸出結(jié)果寄存在 key2 endcase 東華理工大學(xué)畢業(yè)（設(shè)計）論文 第 3 章 系統(tǒng)程序設(shè)計 12 end assign key=(key1==key2)?key1:639。 //鍵位 sel default:key2[5:0]=639。b10001000:key2[5:0]=639。d32。 //鍵位 ← 839。b01000100:key2[5:0]=639。d10。 //鍵位 9 839。b01000001:key2[5:0]=639。d8。 //鍵位 7 839。b00100100:key2[5:0]=639。d6。 //鍵位 5 839。b00100001:key2[5:0]=639。d4。 //鍵位 3 839。b00010100:key2[5:0]=639。d2。 //鍵位 1 839。b00010001:key2[5:0]=639。d0。d48。 839。b01001000:key1[5:0]=639。d16。 839。b01000010:key1[5:0]=639。d9。 839。b00101000:key1[5:0]=639。d7。 839。b00100010:key1[5:0]=639。d5。 839。b00011000:key1[5:0]=639。d3。 839。b00010010:key1[5:0]=639。d1。 always (posedge clksy) //第一次判定 begin 東華理工大學(xué)畢業(yè)（設(shè)計）論文 第 3 章 系統(tǒng)程序設(shè)計 11 case({~y[3:0],~x[3:0]}) 839。 //4*4 key ,low active output[5:0] key。 //clksy=64hz input clksy。 圖示 1 處：讀取 key1 為低；圖示 2 處：讀取 key2 為低；結(jié)果： key 為對應(yīng)鍵位值，判定有按鍵。 鍵盤去抖功能：按鍵在閉合和斷開時，觸點會存在抖動現(xiàn)象，本設(shè)計采用 250Hz低頻信號，觸發(fā)判定為 clk 信號上升沿和下降沿，也就是在 40ms 時間 內(nèi)會有兩次判定，如果兩次判定均為同一鍵位，則輸出鍵值，否則輸出為 0，可以消除觸點抖動的負面作用。 endmodule 行列式鍵盤程序設(shè)計 相對 if 語句只有兩個分支而言， else 語句是一種多分支語句，故 case 語句多用于條件譯碼電路，本設(shè)計的行列式鍵盤模塊采用 case 語句鍵盤譯碼。 東華理工大學(xué)畢業(yè)（設(shè)計）論文 第 3 章 系統(tǒng)程序設(shè)計 10 clkss=~clkss。d49) begin count4[5:0]=639。 //clk=1Hz end else count3[7:0]=count3[7:0]+cin2。d0。 //進位信號 2 清零 end always (posedge clk66MHz) if(count3[7:0]==839。//若進位信號 1 為 1 則加 1，為 0 則不變 cin2=139。d1。 clksy=~clksy。d131) begin count2[7:0]=839。d0。d1。d1。d0。 always (posedge clk66MHz) if(count1[9:0]==1039。 reg[5:0] count4。 reg[6:0] count2。 reg clk,clkss,clksy。 input clk66MHz。 如果寄存器 3 等于 49，則寄存器 4 清零， clkss 取反，根據(jù)以上結(jié)果可得 clkss 每秒取東華理工大學(xué)畢業(yè)（設(shè)計）論文 第 3 章 系統(tǒng)程序設(shè)計 9 反 10 次，即可得 clkss=5Hz。 程序每 當(dāng)檢測到內(nèi)置時鐘上升沿，計數(shù)寄存器 1 自加 1，如果寄存器 1 等于 999，則寄存器 1 置 0，寄存器 2 自加 1，如果寄存器 2 等于 131，則 clksy取反，寄存器 3，寄存器 4 均自加 1，寄存器 2 清零 ，F(xiàn)s=fx/ns=50M/[(999+1)*(131+1)]=500,可得 clksy 每秒鐘取反500 次，即可得 clksy=250Hz， 圖 31 分頻程序流程圖 同理寄存器 3 和寄存器 4 每 1/500 秒自加 1。本設(shè)計采用標準計數(shù)器來實現(xiàn)。通常用來對某個給定頻率進行分頻，以得到所需的頻率。系統(tǒng)發(fā)展的趨勢是數(shù)字化和集成化，而 CPLD/FPGA 作為可編程 ASIC（專用集成電路）器件，它將在數(shù)字邏輯系統(tǒng)中發(fā)揮越來越重要的作用。 6）顯示輸出模塊 設(shè)計思路：將時鐘顯示緩存寄存器的數(shù)據(jù)賦值給輸出管腳。 圖 26 數(shù)據(jù)修改信號 檢測鍵盤輸入信號，若有 09 數(shù)字信號輸入則將對應(yīng)數(shù)字賦值給相應(yīng)時鐘顯示緩存寄存器。 3）數(shù)據(jù)移位模塊 設(shè)計思路：定義 3 位寄存器 flag，當(dāng) flag 不為 0 時，每當(dāng)檢測到 “←” 信號時， flag自減 1，當(dāng) flag 不為 5 時，每當(dāng)檢測到 “→” 信號， flag 自加 1。完成時鐘的設(shè)計。 圖 25 數(shù)碼管示意圖 東華理工大學(xué)畢業(yè)（設(shè)計）論文 第 2 章 系統(tǒng)方案設(shè)計 7 頂層模塊設(shè)計方案 此模塊為系統(tǒng)核心模塊，大部分的功能都由此模塊完成。例如：設(shè)置 a 的管腳為 ?1?，那么 0 這條線就會亮；設(shè)置 g 的管腳為 ?1?，那么 6 這條線就會亮。數(shù)碼管顯示的字形由表 22 決定。分時使用顯示器驅(qū)動電路。這種方式是很直觀的，但在計數(shù)器設(shè)計時，這樣的驗證方式就顯得很不直觀，尤其當(dāng)計數(shù)器的位數(shù)增加時（如百進制計數(shù)），太多的發(fā)光管將使結(jié)果的獨處非常困難。 如圖 24 所示 。 本設(shè)計需要實現(xiàn)數(shù)據(jù)修改，移位，所以除了 09 數(shù)字鍵盤以外，還至少需要左右移位鍵及修改 /確認三個功能鍵，如圖 23 所示 。 東華理工大學(xué)畢業(yè)（設(shè)計）論文 第 2 章 系統(tǒng)方案設(shè)計 5 圖 22 分頻示意圖 行列式鍵盤設(shè)計方案 行列式鍵盤的工作方式是讀取行列線的狀態(tài)，查看是否有按鍵按下。 如圖 21 所示： 圖 21 系統(tǒng)設(shè)計方案圖 分頻器設(shè)計方案 本設(shè)計采用 FPGA 硬件設(shè)計，其內(nèi)置時鐘頻率為 66MHz，而三個模塊需要的是頻率較低的信號，應(yīng)通過寄存器計數(shù)來實現(xiàn)分頻，考慮到高低頻率差異太大，所以拆分成為兩個寄存器來實現(xiàn)，這樣可以得到 250Hz 信號，然后再使用兩個寄存器可分別得到 5Hz， 1Hz 兩個信號。 3） 主程序：實現(xiàn)時鐘產(chǎn)生，鍵位識別，數(shù)據(jù)修改，移位等功能。 總設(shè)計方案 根據(jù)課題要求，本設(shè)計主要由三 個模塊完成， 1） 輸入：行列式鍵盤，具備 09 十個數(shù)字鍵及數(shù)據(jù)修改 /確認，左移位鍵，右移位鍵三個功能鍵。改進了軟件的 LogicLock 模塊設(shè)計功能，增添 了 FastFit 編譯選項，推進了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。該平臺支持一個工作組環(huán)境下的設(shè)計要求，其中包括支持基于 Inter 的協(xié)作設(shè)計。系統(tǒng)設(shè)計者現(xiàn)在能夠用 Quartus II 軟件評估HardCopy Stratix 器件的性能和功耗，相應(yīng)地進行最大吞吐量設(shè)計。 Altera Quartus II 設(shè)計軟件是業(yè)界唯一提供 FPGA 和固定功能 HardCopy 器件統(tǒng)一設(shè)計流程的設(shè)計工具。 其他資源還包括 8位撥碼開關(guān)，連接到 EP1C3上。 存儲資源包括 1片 24C02和 1片 93C46， 24C02連接在 I2C總線上，是存儲空間為 256字節(jié)串行 E2PROM， 24C02的設(shè)備地址也可以由板上的 3位撥碼開關(guān)設(shè)置。 ，作為 FPGA的 IO電源和開發(fā)板上其他設(shè)備電源。 鍵盤資源包括 4*4按鍵陣列， 4個獨立按鍵，其中 4個獨立按鍵可以作為單片機的中斷源使用。 IMP812T的復(fù)位門限（ Reset Threshold）為 ，輸出的復(fù)位信號同時提供給 FPGA芯片和單片機使用， FA130上 EP1C3和 51單片機 89LE52均工作在 。 時鐘資源包括頻率為 66M有源晶振和 1個外接有源晶振插座，外接有源晶振插座可直接安裝用戶自己希望的任何頻率有源晶振。EP1C3可用 I/O分 4組全部以插針的形式引出，供外部擴展時使用。 圖 11 FA130 開發(fā)板 東華理工大學(xué)畢業(yè)（設(shè)計）論文 第 1 章 系統(tǒng)硬件及設(shè)計軟件介紹 3 聯(lián)華眾科 FPGA開發(fā)板 FA130具有豐富的板載資源。同時 FA130 還包括詳細的使用手冊和豐富的配套資料，非常適合 FPGA， VHDL， Verilog 開發(fā)學(xué)習(xí)者使用。 FA130 隨板資料中包括豐富的開發(fā)實例和制作開發(fā)實例的詳細步驟說明，以及