【正文】 ，將秒十位設(shè)定為 0 顯示，因此鬧鈴 10 秒。 圖 417 （ 2）綜合前述基本功能電路 圖 418 多功能數(shù)字鐘 EDA（ II）報告 12 顯示 電路 圖 419：顯示電路模塊 圖 420 用由 4 片 74151 構(gòu)成的 28 選 4 數(shù)據(jù)選擇器得到輸出，將輸出用于顯示譯碼器的輸出，得到數(shù)碼管的段碼顯示。 圖 416 （ 1）報時電路 需要在 59’53”, 59’55”,59’57”時和 512Hz 的頻率信號相與輸出為 1，我利用了F2 和 F1 相或再和 F0 相與得到 53”、 55”、 57”時輸出為 1。電路原理均一樣，通過門電路的組合，實現(xiàn) K=0 時正常工作，提供該給的進位 IN 脈沖， K=1 時 ，提供 1Hz 的 CLK脈沖快速校正。 上述計時電路中已將 此 功能涵蓋。為可實現(xiàn) K2=0時正常工作， K2=1 時全部清零。脈沖由 小時 位進位。脈沖由分位進位。 秒位脈沖為 1Hz，分位脈沖由秒位進位。使用 1KHz 為輸入，使輸出為512hz。在第一個 1000 分頻后拉出一個輸出端，為 1KHz。 電路圖 如下： 圖 43 EDA（ II）報告 多功能數(shù)字鐘 7 （ 2） 1000 分頻 使用 3片 4位二進制計數(shù)器 74161構(gòu)成三個模 10計數(shù)器的級聯(lián)，可構(gòu)成 1000分頻。 多功能數(shù)字鐘 EDA（ II）報告 6 4 各子模塊設(shè)計原理 圖 41：脈沖發(fā)生電路模塊 流程 圖 圖 42 電路圖 （ 1） 48 分頻 使用 2片 4位二進制計數(shù)器 74161 構(gòu)成一個模 16和模 3計數(shù)器，級聯(lián)，可構(gòu)成 48 分頻。 對輸入、輸出端進行闡釋說明。 電路圖 如下： 圖 32 本章總結(jié) 本章節(jié) 給出了本次設(shè)計的總思路。 各個子模塊均為封裝后子電路。 EDA（ II）報告 多功能數(shù)字鐘 5 9 個 輸入端，其中一個是系統(tǒng)頻率 48MHz 輸入，另 8 個為控制開關(guān)，分別為暫停開關(guān) K清零開關(guān) K正常工作時位校對開關(guān) K正常工作分位校對開關(guān) K校星期開關(guān) K腦中顯示開關(guān) K鬧鐘校時開關(guān) K7 和鬧鐘校分開關(guān) K8。將正常 工作時間與設(shè)定時間進行比較，一旦相同則蜂鳴 10 秒。依次完成對計時時間的快速校正、對內(nèi)部計時器值全部清零、 對計時時間進行譯碼顯示和在整點進行報時。 （ 2）功能電路：校時電路、清零電路、顯示電路、整點報時電路 這三個電路是圍繞計時電路的基本功能電路。 計時電路 是核心電路 。并下載到 SmartSOPC 實驗系統(tǒng)中 演示。 一旦與設(shè)定時間相同，則蜂鳴器將以 1Khz 頻率鳴響 10秒鐘。 使用 K7 對鬧鐘的時位設(shè)定時間，即校時 ， K7=0，將脈沖加至時進位，校時； K7=1，保持設(shè)定的時間。 K6=1,7 個數(shù)碼 管正常顯示星期、時、分、秒； K6=0,6個數(shù)碼管分別顯示星期、時、分 ， 秒高位 一直為 0。 （ 7） 鬧鐘功能 ： 實現(xiàn)定點鬧鐘功能。 （ 6） 整點報時 ： 實現(xiàn)每個整點報時。 2)K4=1，將 1Hz 脈沖加至小時低位，分位、秒位計數(shù)不受影響；K4=0，正常分位向小時位進位，每 60 分進 1。 （ 5） 時鐘 快速 校 時 ： 使用 K K K5 開關(guān)分別選擇控制分、時 、日 進位端。 使用此功能主要用于對時鐘進行精確校對。 （ 4） 時鐘暫停： 使用 K1開關(guān)控制 時鐘脈沖 輸入信號。 （ 3）時鐘清零： 使用 K2開關(guān)控制清零端。 在 SmartSOPC 平臺上由 6 個 7 段數(shù)碼管顯示。 QuartusII 集成環(huán)境包括：系統(tǒng)級設(shè)計，嵌入式軟件開發(fā)，可 編程器件設(shè)計，綜合，布局 /步線，仿真驗證。 主要涉及環(huán)境主要分硬件環(huán)境和軟件環(huán)境。s design and demonstrate. In 4 days, I designed have met the essential requirements, including time, demonstration, maintained, reset, minute divides ,hour divides and hourly chime function, also it had the alarm clock, the week time function multi function digital clock. In the experiment, I first have carried on the design it by theory, afterward has designed the concrete electric circuit and its simulation examination in the QuartusII software, finally plete electric circuit downloading to the SmartSOPC platform demonstration, has given finally the detail consummation and each kind of function realization. In this article, I will make a more detailed explanation to this experiment39。本文中，我將對 本次實驗的具體過程，如數(shù)字鐘設(shè)計要求、方案 論證 、 各 子模塊設(shè)計原理、 調(diào)試、 仿真結(jié)果及編程下載等作出較為詳細的說明。 4 天時間，我設(shè)計出了符合基本要求，包括計時、顯示、保持、清零、校分、校時和整點報時功能，并具備鬧鐘、星期計時功能的多功能數(shù)字鐘。EDA（ II）報告 摘要 摘要 上學期的 EDA（ I） 實驗為 硬件實驗， 利用模電知識在面包板上 連接線路實現(xiàn)多功能數(shù)字鐘設(shè)計。本次 EDA（ II） 實驗 為 軟件實驗 ， 利用 數(shù)電知識、 QuartusII軟件 、 在 以 Cyclone II 芯片為核心的 SmartSOPC 平臺上實現(xiàn)多功能數(shù)字鐘的設(shè)計 和顯示 。 實驗中，我首先對其從原理上進行了設(shè)計，隨后 在 QuartusII 軟件中 設(shè)計了具體的電路并將其仿真 檢驗，最后將完整電路 下載 至 SmartSOPC 平臺演示 ，最終予以了細節(jié)的完善及各種功能的實現(xiàn)。 關(guān)鍵詞： EDA（ II） ， 多功能數(shù)字鐘， QuartusII， SmartSOPC Abstract On semester EDA (I) tests is the hardware experiment, using the mold notified by telegram that knows connects the line on the bread board to realize the multifunction digital clock design. This EDA (II) tests is the software experiment, using digital logic electric circuit knowledge, the QuartusII software, and the demonstration take the Cyclone II chip as in the core SmartSOPC platform to realize the multipurpose digital clock39。s concrete process, as the digital clock design requirements, the project concept demonstration, various submodules principle of design, the debugging, the simulation result and p