【正文】 項(xiàng)。外文姓名按國(guó)際慣例，將作者名的縮寫(xiě)置前，作者姓置后。文獻(xiàn)中的外文字母一律用正體。 參考文獻(xiàn)書(shū)寫(xiě)格式應(yīng)符合 GB7714－ 1987《文后參考文獻(xiàn)著錄規(guī)則》。在參考文獻(xiàn)之外，若有注釋的話，建議采用夾注，即緊接文句，用圓括號(hào)標(biāo)明。當(dāng)提及的參考文獻(xiàn)為文中直接說(shuō)明時(shí)，其序號(hào)應(yīng)該與正文排齊，如“由文獻(xiàn) [8， 10～ 14]可知”。 參考文獻(xiàn) 正文中引用文獻(xiàn)標(biāo)示應(yīng)置于所引內(nèi)容最末句的右上角，用小五號(hào)字體。層次代號(hào)格式見(jiàn)表 1和表 2。標(biāo)題中盡量不用英文縮寫(xiě)詞，對(duì)必須采用者，應(yīng)使用本行業(yè)的通用縮寫(xiě)詞。 各章標(biāo)題要突出重點(diǎn)、簡(jiǎn)明扼要。文科、管理類(lèi)可視論文需要進(jìn)行，編寫(xiě)到 2～ 3級(jí)標(biāo)題。 目錄 目錄應(yīng)包括論文中全部章節(jié)的標(biāo)題及頁(yè)碼，含中、外文摘要；正文章、節(jié)題目； 參考文獻(xiàn)；致謝； 附錄。 摘要 中文摘要一般為 300字左右，外文摘要應(yīng)與中文摘要內(nèi)容相同，在語(yǔ)法、用詞和書(shū)寫(xiě)上應(yīng)正確無(wú)誤，摘要頁(yè)勿需寫(xiě)出論文題目。 頁(yè)碼 用小五號(hào)字，居中標(biāo)于頁(yè)面底部 。 頁(yè)眉 、 頁(yè)腳 邊距分別為 和 。單數(shù)頁(yè)眉的文字為“章及標(biāo)題”；雙數(shù)頁(yè)眉的文字為“大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）”。 頁(yè)眉。 論文版面 設(shè)置為：畢業(yè)論文 B5 紙 、 縱向、 為 橫排 、 不分欄， 上下頁(yè)邊距分別為 和 2cm， 左右 頁(yè)邊距分別為 和 2cm，對(duì)稱(chēng)頁(yè)邊距、 左側(cè)裝訂 并裝訂線為 0cm、 奇偶頁(yè)不同、無(wú)網(wǎng)格。 藝術(shù)類(lèi) 論文正文字?jǐn)?shù) 3 000～ 5 000字。其中漢語(yǔ)言文學(xué)專(zhuān)業(yè)不少于 7 000字。 基于 VHDL 的數(shù)字時(shí)鐘設(shè)計(jì) 通信 101_李紅 _202010404133 17 論文書(shū)寫(xiě)規(guī)定 論文正文字?jǐn)?shù) 理工類(lèi) 論文正文字?jǐn)?shù)不少于 20 000字。內(nèi)容應(yīng)簡(jiǎn)潔明了、實(shí)事求是，避免俗套。 引用網(wǎng)上參考文獻(xiàn)時(shí)，應(yīng)注明該文獻(xiàn)的準(zhǔn)確網(wǎng)頁(yè)地址，網(wǎng)上參考文獻(xiàn)不包含在上述規(guī)定的文獻(xiàn)數(shù)量之內(nèi)。 產(chǎn)品說(shuō)明書(shū)、各類(lèi)標(biāo)準(zhǔn)、各種報(bào)紙上刊登的文章及未公開(kāi)發(fā)表的研究報(bào)告（著名的內(nèi)部報(bào)告如 PB、 AD報(bào)告及著名大公司的企業(yè)技術(shù)報(bào)告等除外）不宜做為參考文獻(xiàn)引用。對(duì)理工類(lèi)論文，參考文獻(xiàn)數(shù)量一般應(yīng)在 15篇以上，其中學(xué)術(shù)期刊類(lèi)文獻(xiàn)不少于 8篇，外文文獻(xiàn)不少于 3篇；對(duì)文科類(lèi)、管理類(lèi)論文，參考文獻(xiàn)數(shù)量一般為 10～ 20篇，其中學(xué)術(shù)期刊類(lèi)文獻(xiàn)不少于 8篇，外文文獻(xiàn)不少于 3篇。 參考文獻(xiàn) 參考文獻(xiàn)是論文不可缺少的組成部分，它反映了論文的取材來(lái)源和廣博程度。 結(jié)論 結(jié)論作為單獨(dú)一 章排列，但不加章號(hào)。論文主體的內(nèi)容要求參照《大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）的規(guī)定》第五章。 畢業(yè)設(shè)計(jì)（論文）緒論部分字?jǐn)?shù)不多于全部論文字?jǐn)?shù)的 1/4。 文管類(lèi)論文的緒論是畢業(yè)論文的開(kāi)頭部分，一般包括說(shuō)明論文寫(xiě)作的目的與意義，對(duì)所研究問(wèn)題的認(rèn)識(shí)以及提出問(wèn)題。 緒論 緒論一般作為論文的首篇。 目錄 目錄應(yīng)獨(dú)立成頁(yè)，包括論文中全部章、節(jié)的標(biāo)題及頁(yè)碼。摘要中不宜使用公式、圖表，不標(biāo)注引用文獻(xiàn)編號(hào)，避免將摘要寫(xiě)成目錄式的內(nèi)容介紹。 摘要與關(guān)鍵詞 摘要 本科生畢業(yè)設(shè)計(jì)（論文）的摘要均要求用中、英兩種文字給出，中文在前。 題目 論文題目應(yīng)恰當(dāng)、準(zhǔn)確地反映論文的主要研究?jī)?nèi)容。指導(dǎo)教師應(yīng)加強(qiáng)指導(dǎo)，嚴(yán)格把關(guān)。它既是本科學(xué)生開(kāi)始從事工程設(shè)計(jì)、科學(xué)實(shí)驗(yàn)和科學(xué)研究的初步嘗試，也是學(xué)生在教師的指導(dǎo)下，對(duì)所進(jìn)行研究的適當(dāng)表述，還是學(xué)生畢業(yè)及學(xué)位資格認(rèn)定的重要依據(jù)。全海燕老師追求真理的作風(fēng)，治學(xué)嚴(yán)謹(jǐn)?shù)膽B(tài)度及平易近人的品德使我受益匪淺，終身難忘，并且也是對(duì)我永遠(yuǎn)的鞭策和激勵(lì)。 7 心得體會(huì) 經(jīng)過(guò)這次基于 VHDL數(shù)字時(shí)鐘設(shè)計(jì)的課程設(shè)計(jì) ,我收益非淺，從中我學(xué)到了很多東西，通過(guò)這次設(shè)計(jì)使我明白了自己原來(lái)知識(shí)還比較欠缺，自己要學(xué)習(xí)的東西還太多，課本上的東西終究是“紙上得來(lái)終覺(jué)淺”，投入實(shí)踐，自 己設(shè)計(jì)，才知道難度比想象中的大。在給數(shù)字鐘重置時(shí)間后，數(shù)字鐘便開(kāi)始從所置的 時(shí)間計(jì)時(shí)，到達(dá) 59 秒時(shí)，秒計(jì)時(shí)器回到 0 秒，并且給 14 分鐘加 1；當(dāng)?shù)竭_(dá) 59分時(shí)，分計(jì)時(shí)器回到 0分鐘，并且給小時(shí)加 1；當(dāng)?shù)竭_(dá) 23小時(shí)時(shí)，時(shí)計(jì)時(shí)器回到 0 小時(shí)，并且給星期加 1；當(dāng)?shù)竭_(dá)星期六時(shí)，星期計(jì)時(shí)器又回到 0。當(dāng)分計(jì)時(shí)器 min為 0時(shí)， alarm輸出一個(gè)高電平，持續(xù)直到分計(jì)時(shí)器 min的值為 1。 由上述波形可以清楚的看到：秒計(jì)時(shí)器開(kāi)始計(jì)時(shí)，當(dāng)?shù)竭_(dá) 59 秒后，秒計(jì)時(shí)器 sec又從0開(kāi)始計(jì)時(shí)，同時(shí)分鐘 min加了 1，為 58分。 報(bào)時(shí)模塊調(diào)試 清 0端（ reset）前面一小段（ 200ns）為低電平，后面均為高電平；設(shè)置 min的值，使其分別為…… 58 分、 59 分、 00 分、 01 分、 02 分、 03 分……，保存波形圖，進(jìn)行仿真，產(chǎn)生如下波形 ： 由上述波形可以清楚的看到： alarm在 0分時(shí)輸出高電平，并且持續(xù)至 min不為 0。 時(shí)模塊調(diào)試 在時(shí)計(jì)時(shí)器的 clkh輸入一個(gè)周期為 5ns的時(shí)鐘信號(hào)；清 0端（ reset）前面一小段（ 100ns）為低電平，后面均為高電平；置數(shù)端（ set）前面一小段（ 200ns）為低電平，后面均為高電平；時(shí)重置端（ h1）可設(shè)置數(shù)值為 20時(shí)，保存波形圖，進(jìn)行仿真，產(chǎn)生如下波形： 由上述波形可以清楚的看到：當(dāng)清 0信號(hào)（ reset）無(wú)效時(shí)，時(shí)計(jì)時(shí)器置數(shù)，從 20時(shí)開(kāi)始計(jì)數(shù)，到 23時(shí)回到 0，并且從 enhour輸出一個(gè)高電平。 6 調(diào)試過(guò)程 秒模塊調(diào)試 在秒計(jì)時(shí)器的 clk輸入一個(gè)周期為 5ns的時(shí)鐘信號(hào)；清 0端（ reset）前面一小段（ 100ns）為低電平，后面均為高電平；置數(shù)端（ set）前面一小段（ 200ns）為低電平，后面均為高電平；秒重置端（ s1）可設(shè)置數(shù)值為 50秒，保存波形圖，進(jìn)行仿真，產(chǎn)生如下波形： 由上述波形可以清楚的看到：當(dāng)清 0信號(hào)（ reset）無(wú)效時(shí)，秒計(jì)時(shí)器置數(shù)，從 50秒開(kāi) 11 始計(jì)數(shù)，到 59秒時(shí)回到 0，并且從 ensec輸出一個(gè)高電平。 u5:alarm1 port map(reset=reset,min=min,alarm=alarm)。 u3:hour1 port map(reset=reset,set=set,h1=h1, hour=hour, clkh=enh,enhour=enda)。 ―― 分與報(bào)時(shí)之間 的連接信號(hào) begin u1:second1 port map(reset=reset,set=set,s1=s1, sec=sec,clk=clk, ensec=enm)。 signal enm,enh,enda:std_logic。 alarm:out std_logic)。 Component alarm1 ―― 報(bào)時(shí)元件的 例化 Port(reset: in std_logic。 day:buffer std_logic_vector(2 downto 0))。 Component day1 ―― 星期元件的例化 Port(clkd,reset,set: in std_logic。 Enhour:out std_logic)。 h1: in std_logic_vector(7 downto 0)。 End Component。 min:buffer std_logic_vector(7 downto 0)。 Component minute1 ―― 分元件的例化 Port(clkm,reset,set: in std_logic。 Ensec:out std_logic)。 S1: in std_logic_vector(7 downto 0)。 End。 Sec,min,hour:buffer std_logic_vector(7 downto 0)。 D1: in std_logic_vector(2 downto 0)。 Entity topclock is Port(clk,reset,set:in std_logic。 Use 。 系統(tǒng)設(shè)計(jì) 9 將上述 5個(gè)程序作為底層文件，存放在同一個(gè)文件夾中，然后按下面的圖將這幾個(gè)文件連接起來(lái)，并用元件例化語(yǔ)句編寫(xiě)頂層文件的程序，如下 : Library ieee。039。139。139。 ―― 輸出的報(bào)時(shí)信號(hào) End。 Min:in std_logic_vector(7 downto 0)。 Use 。 Use 。 End。 End if。 ―― 重復(fù)計(jì)數(shù) Else day=day+1。139。 ―― 對(duì)星期計(jì)時(shí)器置 d1的數(shù) Elsif clkd39。039。 then day=000。 Architecture a of day1 is Begin Process(clkd,reset,set,d1) Begin If reset=39。 ―― 置數(shù)端（星期） day:buffer std_logic_vector(2 downto 0))。 Entity day1 is Port(clkd,set,reset:in std_logic。 Use 。 星期模塊程序 Library ieee。 8 End process。 并產(chǎn)生進(jìn)位以驅(qū)動(dòng)下一級(jí) end if。enhour=39。139。 then if hour=23 then hour=00000000。event and clkh=39。 then hour=h1。 ―― 對(duì)時(shí)計(jì)時(shí)器清 0 Elsif set=39。039。 ―― 時(shí)計(jì)時(shí)器的進(jìn)位，用來(lái)驅(qū)動(dòng)星期計(jì)時(shí)器 End。 ―― 置數(shù)端（時(shí)） hour:buffer std_logic_vector(7 downto 0)。 Entity hour1 is Port(clkh,set,reset:in std_logic。 Use 。 時(shí)模塊程序 Library ieee。 End process。 以驅(qū)動(dòng)下一級(jí) end if。ensec=39。139。 then if sec=59 then sec=00000000。event and clk=39。 then sec=m1。 ―― 對(duì)分計(jì)時(shí)器清 0 Elsif set=39。039。 ― 分計(jì)時(shí)器的進(jìn)位，用來(lái)驅(qū)動(dòng)時(shí)計(jì)時(shí)器 End。 ―― 置數(shù)端（分） min:buffer std_logic_vector(7 downto 0)。 Entity minute1 is Port(clk,set,reset:in std_logic。 Use 。 分模塊程序 Library ieee。 End process。 以驅(qū)動(dòng)下一級(jí) end if。ensec=39。139。 then if sec=59 then sec=00000000。event and clk=39。 then sec=s1。 ―― 對(duì)秒計(jì)時(shí)器清 0 Elsif set=39。039。 ― 秒計(jì)時(shí)器的進(jìn)位，用來(lái)驅(qū)動(dòng)分計(jì)時(shí)器 End。 ―― 置數(shù)端（秒） Sec:buffer std_logic_vector(7 downto 0)。 Entity second1 is Port(clk,set,reset:in std_logic。 Use 。 5 VHDL 實(shí)現(xiàn)各模塊 程序設(shè)計(jì) 秒模塊設(shè)計(jì) Library ieee。 clkd為驅(qū)動(dòng)星期計(jì)時(shí)器工作的時(shí)鐘，與 enhour相連接； day為星期計(jì)時(shí)器的輸出。 星期計(jì)時(shí)器（ day1）是由一個(gè) 7 進(jìn)制的計(jì)數(shù)器構(gòu)成的，具有清 0、置數(shù)和計(jì)數(shù)功能。其中 reset為清 0信號(hào)，當(dāng) reset為 0時(shí)，時(shí)計(jì)時(shí)器清 0； set 為置數(shù)信號(hào)，當(dāng) set為0時(shí)，時(shí)計(jì)時(shí)器置數(shù)，置 h1的值。 clkm為驅(qū)動(dòng)分計(jì)時(shí)器工作的時(shí)鐘，與 ensec相連接；min為分