脈沖與數(shù)字電路課程設(shè)計(jì)報(bào)告--基于fpga的數(shù)字鐘-文庫吧資料
2024-11-24 17:48本頁面
【正文】 DL 主要用于描述 數(shù)字系統(tǒng) 的結(jié)構(gòu)，行為，功能和接口。 系統(tǒng)結(jié)構(gòu)框圖 系統(tǒng)結(jié)構(gòu) 框圖如下圖所示： 控 制 按 鍵置 數(shù) 按 鍵計(jì) 數(shù) 器動(dòng) 態(tài)顯 示譯 碼顯 示基 準(zhǔn) 時(shí) 鐘 圖 1 數(shù)字鐘原理圖 洛陽理工學(xué)院課程設(shè)計(jì)報(bào)告 4 第 3 章 系統(tǒng)設(shè)計(jì) VHDL 硬件描述語言 硬件描述語言簡介 VHDL 的英文 全名是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生于 1982 年。如果對小時(shí)進(jìn)行調(diào)整，顯示時(shí)間的 LED 數(shù)碼管將閃爍，當(dāng)置數(shù)按鍵被按下時(shí)，相應(yīng)的小時(shí)顯示要加 1。 洛陽理工學(xué)院課程設(shè)計(jì)報(bào)告 3 第 2 章 設(shè)計(jì)原理 設(shè)計(jì)原理及結(jié)構(gòu)框圖 設(shè)計(jì)原理 計(jì)數(shù)器在正常工作下是對 1Hz 的頻率計(jì)時(shí)，在調(diào)整時(shí)間狀態(tài)下是對調(diào)整的時(shí)間模塊進(jìn)行計(jì)數(shù)。在接下來的時(shí)間，針對 KH3100 的相關(guān)資料，進(jìn)行引腳分配，并下載到實(shí)驗(yàn)板上進(jìn)行驗(yàn)證。 洛陽理工學(xué)院課程設(shè)計(jì)報(bào)告 2 第 1 章 設(shè)計(jì)任務(wù)及要求 設(shè)計(jì)任務(wù)及要求 設(shè)計(jì)任務(wù) 設(shè)計(jì)題目：數(shù)字鐘 功能：具有時(shí)、分、秒計(jì)數(shù)顯示，以 24 小時(shí)循環(huán)計(jì)時(shí)的時(shí)鐘電路，帶有清零和校準(zhǔn)功能。重點(diǎn)應(yīng)用到了各種不同功能的計(jì)數(shù)器的設(shè)計(jì)、計(jì)數(shù)器控制電路的設(shè)計(jì)以及顯示器程序 VHDL 硬件描述語言的設(shè)計(jì)。在設(shè)計(jì)過程中要處理好以下幾個(gè)關(guān)鍵方面：各種計(jì)數(shù)器、調(diào)節(jié)控制電路、顯示器程序設(shè)計(jì)。本設(shè)計(jì)的意義和目的旨在加深對所學(xué)課程的理解，掌握數(shù)字系統(tǒng)的工作原理和設(shè)計(jì)方法，熟練應(yīng)用仿真軟件和實(shí)驗(yàn)開發(fā)板，提高獨(dú)立分析問題、解決問題、綜合設(shè)計(jì)和創(chuàng)新能力，培養(yǎng)實(shí)事求是、嚴(yán)肅認(rèn)真的科學(xué)作風(fēng)和良好的實(shí)驗(yàn)習(xí)慣，且最終能夠設(shè)計(jì)成功基本的可控時(shí)鐘功能。 洛陽理工學(xué)院課程設(shè)計(jì)報(bào)告 1 前 言 數(shù)字鐘是 20 世紀(jì) 50 年代才開始出現(xiàn)的新型計(jì)時(shí)器，隨著社會(huì)經(jīng)濟(jì)的高速發(fā)展，人類生活節(jié)奏不斷加快，數(shù)字鐘自發(fā)明以后越來越廣泛的應(yīng)用于人類的社會(huì)生活中。 謝 辭 .........................................................................錯(cuò)誤 !未定義書簽。最后，利用 QUARTUSⅡ仿真設(shè)計(jì)軟件和設(shè)計(jì)開發(fā)板的特點(diǎn)和優(yōu)勢，結(jié)合實(shí)踐，設(shè)計(jì) 出具有基本調(diào)節(jié)控制功能的數(shù)字時(shí)鐘。在設(shè)計(jì)過程中要處理好以下幾個(gè)關(guān)鍵方面：各種計(jì)數(shù)器、調(diào)節(jié)控制電路、顯示器程序設(shè)計(jì)。本設(shè)計(jì)就是通過應(yīng)用生活生產(chǎn)中常見的邏輯電路元件設(shè)計(jì)出具有計(jì)時(shí)和調(diào)時(shí)功能的數(shù)字鐘。洛陽理工學(xué)院課程設(shè)計(jì)報(bào)告 I 計(jì)算機(jī)與信息工程系 《脈沖與數(shù)字電路》 課程設(shè)計(jì)報(bào)告 專業(yè) ______ ____________ 班級 _____ ______________ 學(xué)號 _______________ 姓名 _______________ 報(bào)告完成日期 ________ 指導(dǎo)教師 ____ ___________ 評語： 成績： 批閱教師簽名： 批閱時(shí)間： 洛陽理工學(xué)院課程設(shè)計(jì)報(bào)告 II 基于 FPGA 的數(shù)字鐘 摘 要 鐘表是現(xiàn)代人類日常生活中必不可少的工具，數(shù)字鐘更是現(xiàn)代社會(huì)時(shí)鐘發(fā)展的 一個(gè)重要方向。數(shù)字鐘具有其突出的可隨時(shí)控制調(diào)節(jié)時(shí)間、計(jì)時(shí)精確等優(yōu)勢和特點(diǎn)，被廣泛地應(yīng)用于社會(huì)生活的各個(gè)方面。 本文主要從數(shù)字鐘的設(shè)計(jì)原理、設(shè)計(jì)方案入手詳細(xì)地介紹了數(shù)字時(shí)鐘的硬件設(shè)計(jì)、軟件設(shè)計(jì)和下載調(diào)試。計(jì)數(shù)器的設(shè)計(jì)關(guān)系到時(shí)鐘計(jì)時(shí)的進(jìn)位與精確度，調(diào)節(jié)控制電路是調(diào)節(jié)時(shí)間的關(guān)鍵。 關(guān)鍵詞： 數(shù)字鐘，計(jì)數(shù)器，開發(fā)板， VHDL 語言 洛陽理工學(xué)院課程設(shè)計(jì)報(bào)告 III Based on FPGA digital clock Abstract Clocks and watches is the modern human daily life essential tools, a digital clock is the development of modern society clock an important direction. A digital clock has its outstanding may at any time control regulation time, accurate timing advantages and characteristics, and is widely used in various aspects of their life. This design is through the application in production of the mon life logic circuit ponents design
試題試卷相關(guān)推薦
鄂ICP備17016276號-1