數(shù)字電子技術(shù)門電路(ppt40)-文庫吧資料
2025-01-05 16:53本頁面
【正文】 IiNi? ? ?? OH ?2 IH LN I i?2 10LIHiNI? ? ? 第 2章 門電路 TTL與非門動態(tài)特性 平均傳輸延遲時間 ： 輸出電壓由高電平變?yōu)榈碗娖綍r 的傳輸延遲時間是稱為 導(dǎo)通傳輸延遲時間 ；輸出電壓 由低電平變?yōu)楦唠娖綍r的傳輸延遲時間是稱為 截止傳輸延遲 時間 。 其次，再計算保證 時能驅(qū)動的負(fù)載門數(shù)目 N2。要求 G1輸出的高、低電平滿足 ， 。通常 。拉電流負(fù)載增加會使與非門的輸出高電 平下降；灌電流負(fù)載增加會使與非門的輸出低電平上升。 m a xNL O F F ILV V V??m inNH IH O HV V V 第 2章 門電路 TTL與非門的電氣性能 1. TTL與非門的輸入特性 輸入特性是描述輸入電流與輸入電壓之間的關(guān)系曲線 ，如圖 示： 第 2章 門電路 2. TTL與非門的輸出特性 輸出電壓與負(fù)載電流之間的關(guān)系曲線，稱為 輸出特性 。 低電平的抗干擾能力 為： VNL越大，表明 TTL與非門輸入低電平時抗正向干擾的能力越 強。通常 VOH=。通常 VOFF=。干擾電壓亦稱 噪聲 ， 抗干擾能力也稱 噪聲容限 。當(dāng)干擾電壓 VN超過一定數(shù)值時就會破壞與 非門輸出的邏輯狀態(tài)。 第 2章 門電路 TTL與非門的電壓傳輸特性及抗干擾能力 1. 電壓傳輸特性 電壓傳輸特性分為四個區(qū)段：截止區(qū)、線性區(qū)、轉(zhuǎn)折區(qū)和飽 和區(qū)。即輸入端全為高電平時，輸出端為低 電平。 T T4管導(dǎo)通，輸出高電平 即輸入端 A、 B、 C中至少有一個為低電平時，輸出端 F為高 電平。邏輯表達(dá)式 F= 。 電路及其邏輯符號如圖所示。只有 A、 B全為低電平時，輸出端 F才為低電平。 電路及其邏輯符號如圖所示。真值表為： 其邏
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1