【正文】 間里輸入信號(hào)的 變化過程 才能確定觸發(fā)器的次態(tài)。端狀態(tài)的改變發(fā)生在CLK的下降沿。 (2)主觸發(fā)器本身仍是一個(gè)電平觸發(fā) SR觸發(fā)器，所以在 CLK=1的全部時(shí)間里輸入信號(hào)都將對(duì)主觸發(fā)器起控制作用。 解：由于每一時(shí)刻 J、 K的狀態(tài)均已由波形圖給定，而且 CLK=1期間 J、 K的狀態(tài)不變，所以只要根據(jù)CLK下降沿到達(dá)時(shí) JK的狀態(tài)去查主從 JK觸發(fā)器的特性表，就可以逐段畫出 Q39。設(shè)初態(tài)為 Q=0。 例：在主從 JK觸發(fā)器電路中， CLK、 J、 K的波形圖如下，試畫出 Q、 Q39。K 2分別代替體性表中的 JK。描述邏輯功能時(shí)，應(yīng)以 J1 S R Q* 功能說明 0 0 1 0 0 1 1 1 Q 1 0 1① 不變 置 1 置 0 不定 S＝ JQ39。 R=0 Q=0時(shí)， SR=10→ Q*=1 Q=1時(shí)， SR=00→ Q*=1 置 1 =1， K=1時(shí)，相當(dāng) S=Q39。即當(dāng) J=K=1時(shí)， CLK下降沿到達(dá)后觸發(fā)器將翻轉(zhuǎn)為與初態(tài)相反的狀態(tài)。端的低電平封鎖， CLK=1時(shí)僅 G8輸出低電平信號(hào)，故主觸發(fā)器置 0，待 CLK=0以后從觸發(fā)器也跟著置 0，即 Q*=0。 1 1 若 J=K=1，要考慮兩種情況 1 0 0 1 0 即： Q*=Q39。 若 J= K=0，則 CLK=1時(shí)主觸發(fā)器置 1(原來是 0則置成 1，原來是 1則保持 1)，待 CLK=0以后，從觸發(fā)器也隨之置 1，即 Q*=1 1 0 1 1 0 0 0 1 1 若 J=0、 K=1，則 CLK=1時(shí)主觸發(fā)器置 0，待 CLK=0以后，從觸發(fā)器也隨之置 0，即 Q*=0 0 1 1 0 1 0 1 0 1 若 J=K=0，由于門 G7G8被封鎖，主從觸發(fā)器保持原狀態(tài)不變，即 Q*=Q。功能上因區(qū)別于主從 SR觸發(fā)器，故用 J、 K表示信號(hào)輸入端，稱主從 JK觸發(fā)器 。 結(jié)構(gòu)特點(diǎn) 將從觸發(fā)器的 Q、 Q39。、 SS、 RS確定 Q、 Q39。 法一 : (1)通過 CLK、 S、 R 確定 Qm、 Q39。設(shè)觸發(fā)器初態(tài) Q=0。 例：主從 SR觸發(fā)器的 CLK、 S和 R的電壓波形如下圖，試畫出 Q和 Q39。 準(zhǔn)備； 翻轉(zhuǎn)。m的狀態(tài)仍然會(huì)隨 S、 R狀態(tài)的變化而多次改變，而且輸入信號(hào)仍須遵守約束條件 SR=0。 此符號(hào)表示 CLK高電平有效的脈沖觸發(fā)特性 (CLK以低電平為有效信號(hào)時(shí)，在 CLK輸入端加有小圓圈，輸出狀態(tài)的變化發(fā)生在 CLK脈沖的上升沿 ) 說明： SR觸發(fā)器克服了 CLK=1期間觸發(fā)器輸出狀態(tài)可能多次翻轉(zhuǎn)的問題。變成了高電平，它的輸入 SS=Qm= RS=Q39。m=0，而從觸發(fā)器保持 0狀態(tài)不變。 （ 2） CLK=0時(shí) 主 :CLK=0,從 :CLK39。 圖形符號(hào)中的“ ┑ ”表示“延遲輸出”，即 CLK返回 0以后輸出狀態(tài)才改變。=0 CLK由高變低時(shí)，在 CLK=0的全部時(shí)間里主觸發(fā)器的狀態(tài)不再改變；從觸發(fā)器按照與主觸發(fā)器相同的狀態(tài)翻轉(zhuǎn)。 一、主從 SR觸發(fā)器 脈沖觸發(fā)的觸發(fā)器 主觸發(fā)器根據(jù) S和 R的狀態(tài)翻轉(zhuǎn)，而從觸發(fā)器保持原來的狀態(tài)不變。 延遲 輸出 為了提高觸發(fā)器工作的可靠性，希望在每個(gè) CLK周期里輸出端的狀態(tài)只能改變一次。 CLK D Q SR鎖存器和電平觸發(fā) SR觸發(fā)器的不足 : ①輸入有 約束條件 ,②存在 空翻現(xiàn)象 。 說明 : CLK=1期間 ,若輸入信號(hào) 多次發(fā)生變化 ，則觸發(fā)器狀態(tài)將 多次翻轉(zhuǎn) ，從而降低了電路的抗干擾能力。這樣就可以畫出 Q和 Q39。假定觸發(fā)器初態(tài)Q=0。 例：電平觸發(fā) D觸發(fā)器的 CLK和輸入端 D的電壓波形如圖所示，試畫出 Q和 Q39。 4 Q 1 Q 1 Q 39。 4 D 3 D 3 Q 39。 1 Q 1 G 2 Q 2 Q 39。 4 Q 2 G 3 Q 3 Q 39。由于 因?yàn)?CLK有效期間，輸出與輸入的狀態(tài)保持相同，所以這個(gè)電路又稱為“透明的 D型鎖存器”。的狀態(tài)被保存了下來。且在 CLK=1的全部時(shí)間里 Q端的狀態(tài)始終跟隨 D端的狀態(tài)而改變。 D端為數(shù)據(jù)輸入端， CLK為控制端，當(dāng) CLK=1時(shí)輸出端狀態(tài)隨輸入端的狀態(tài)而改變，當(dāng) CLK =0時(shí)輸出狀態(tài)保持不變。的形式，稱為電平觸發(fā) D觸發(fā)器(或 D型鎖存器 )。=1的狀態(tài)。最后輸入又變?yōu)? S=0、 R=1，將輸出置成 Q=0，Q39。=0。但由于此期間 S端出現(xiàn)了一個(gè)干擾脈沖，因而觸發(fā)器被置成了 Q=1。設(shè)觸發(fā)器的初態(tài)為 Q=0。 不變 不變 不變 不變 不變 不變 置1 置0 置1 置0 不變 例：已知電平觸發(fā) SR觸發(fā)器的輸入信號(hào)波形如下圖，試畫出 Q、 Q39。不能允許出現(xiàn) S 和 R同時(shí)為 1的情況，否則會(huì)使觸發(fā)器處于不確定的狀態(tài)。在 CLK＝ 1的全部時(shí)間里 S和 R變化都將引起觸發(fā)器輸出端狀態(tài)的變化，因此輸入信號(hào)多次發(fā)生變化，觸發(fā)器的狀態(tài)也會(huì)發(fā)生多次翻轉(zhuǎn)，降低了電路的抗干擾能力； CLK＝ 0時(shí)狀態(tài)保持不變 (保存了CLK回到 0以前瞬間的狀態(tài) )，與 SR鎖存器相比，對(duì)觸發(fā)器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。D返回高電平以后預(yù)置的狀態(tài)不一定能保存下來。D將觸發(fā)器置位或復(fù)位應(yīng)當(dāng)在 CLK=0的狀態(tài)下進(jìn)行，否則在 S39。 注意： 在具體使用電平觸發(fā) SR觸發(fā)器的情況下，用S39。D或 R39。D和 異步復(fù)位 (置 0)輸入端 R39。 ?不允許 ?0① ?0① ? 1 1 1 0 ? 1 1 1 1 ?Q*=0 置 0 ?0 ?0 ? 1 0 1 0 ? 1 0 1 1 ?Q*=1 置 1 ?1 ?1 ? 1 1 0 0 ? 1 1 0 1 ?Q*=Q保持 ?0 ?1 ? 1 0 0 0 ? 1 0 0 1 ?Q*=Q 保持 ?Q ? 0 ?功能 ?Q* ?CLK S R Q ① CLK回到低電平后狀態(tài)不定。 二、電平觸發(fā) SR觸發(fā)器的工作原理 功能表 約束條件 SR=0。 將 CLK的這種控制方式稱為 電平觸發(fā)方式 。 CLK=0時(shí)， G G4門被封鎖， S、 R不會(huì)影響輸出狀態(tài)，故觸發(fā)器 維持原狀態(tài)不變 。 1S和 1R表示受 C1控制的兩個(gè)輸入信號(hào)，只有在C1為有效電平時(shí) (C1=1),1S和 1R信號(hào)才起作用。 電平觸發(fā)的觸發(fā)器 電平觸發(fā) SR觸發(fā)器，又稱為同步 SR觸發(fā)器，由 GG2組成 SR鎖存器 ,由 G G4組成輸入控制電路。通常將這個(gè)觸發(fā)信號(hào)稱為 時(shí)鐘信號(hào) (CLOCK)，記做 CLK。 集成 SR鎖存器 EN＝ 1時(shí)工作 EN＝ 0時(shí)禁止 1S 3S 作業(yè) (四 )： P216 題 題 作業(yè) (五 )： P248 題 題 在電平觸發(fā)的觸發(fā)器電路中，除了置 置 0輸入端外，又增加了一個(gè)觸發(fā)信號(hào)輸入端。 （ 4） 在穩(wěn)定狀態(tài)下兩個(gè)輸出端的狀態(tài)必須是互補(bǔ)關(guān)系 ， 即有約束條件 。 （ 2） 電路具有兩個(gè)穩(wěn)定狀態(tài) ， 在無外來觸發(fā)信號(hào)作用時(shí) ， 電路將保持原狀態(tài)不變 。 從波形圖中可看到 ，雖然在34~tt和78~tt期間輸入端出現(xiàn)了0DDSR???? 的狀態(tài)，但由于 DS ? 首先回到了高電平，所以 觸發(fā)器的次態(tài)仍是可以確定的。 例：在 S R 鎖存 器電路中，已知 DS ? 和 DR ? 的電壓波形如圖所示，試畫出 Q 和 39。只要根據(jù)每個(gè)時(shí)間區(qū)里DS ?和DR ?的狀態(tài)去查觸發(fā)器的特性表，即可找出Q 和 39。D 置 1 置 0 置 1 置 1 置 1 保持 不允許 解：實(shí)質(zhì)上這是一個(gè)用已知的DS ?和DR ?的狀態(tài)確定 Q 和 39。 Q S39。 波形圖 反映鎖存器輸入信號(hào)取