【正文】 基本結構 要求 VDD管(驅動管 )增強型 EXITAuIYuOVDDSGDDGSBVPVNB 增強型 CMOS CMOS CMOS 比之 MOSNMOSPMOS相應輸入端為低電平。相應輸入端為高電平。1 Y =k?)EXIT解：OC?700　　 (ROFFEXIT或門和或非門的多余輸入端接邏輯 VCC與有用輸入端并接　 　 TTLk?~VCC 通過 或者與有用輸入端并接。EXIT3. 多余輸入端的處理 與門和與非門的多余輸入端接邏輯 輸出電流應小于產(chǎn)品手冊上規(guī)定的最大值。VCC 之間應接負載電阻 集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源 三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時刻只能有一個門工作，其他門輸出處于高阻狀態(tài)。TTL(2)輸出端的連接 5%V系列應滿足 5集成邏輯門的使用要點 (1)電源電壓用 輸入與非門 引腳四 雙列直插引腳圖 CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00 實際使用時， tpd中，器件型號后面幾位數(shù)字相同時，通常邏輯功能、外型尺寸、外引線排列都相同。(2)不同系列 實物圖片 的一半。頻率 應不大于邏輯門最高工作EXIT集成門的選用要點(1)實際使用中的最高工作頻率 簡稱 系列(即先進低功耗肖特基 TTL簡稱 系列(即低功耗肖特基 TTLASTTL)CT74AS系列(即肖特基 TTL簡稱 TTL簡稱 CT74HTTL簡稱 )CT74L系列(即標準LSTTL。系列性能優(yōu)于 系列綜合性能優(yōu)越、品種多、價格便宜； 減小電路中的電阻值。和抗飽和三極管；(2)采用 措施：增大電阻值延遲積發(fā)展 按平均傳輸延遲時間和平均功耗不同分 系列EXIT向高速發(fā)展 系列 按工作溫度和電源允許變化范圍不同分為 系列更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作?！　【哂型耆嗤碾娐方Y構和電氣性能參數(shù)，但 集成門的比較與選用 用于民品 集成門的類型很多 ,那么如何識別它們 ?各類型之間有何異同 ?如何選用合適的門 ?三、 TTL 集成門應用要點 1. 各系列 工作高阻態(tài)時，數(shù)據(jù) 經(jīng)反相后傳送到總線上。反相后傳送到總線上。經(jīng) 時，數(shù)據(jù) (2)構成雙向總線 DIDO/DIDO11工作DO高阻態(tài) EN =G2時，總線上的數(shù)據(jù) 總線 (1)構成單向總線 EXITDIDO/DIDO00高阻態(tài)工作DI EN =EN3Enable功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效 使能端高電平有效功能表Z1AB0YENENEXIT2. 應用 　　任何時刻 EXITEN1AB，三態(tài)門處于工作態(tài)；當 0當 時才允許三態(tài)門工作，故稱 EN 低電平有效 。EXIT綜上所述，可見：(二 )三態(tài)輸出門 1. 電路、邏輯符號和工作原理　　只有當使能信號 EN =AB與非門。的 截止電路等效為一個輸入為 =0截止。V，使 =V=導通，使 Y=AB1V導通截止截止Z 這時 VCCY截止。1V,uB1另一方面， V10111V導通截止截止 0， uP時， P三態(tài)輸出與非門電路 EN =門。門，簡稱 TriState EXIT??電路 VDD，正好符合 UOHUOL　　 OCOC與非門有時需要驅動其他種類門電路，而不同種類門電路的高低電平標準不一樣。EXITTTL CMOSRLVDD+510IFLED中無電流流通，不發(fā)光。才導通發(fā)光；否則 uO? 分析：　　該電路只有在 =的值。mA，為保證電路正常工作，試確定 ==的正向導通壓降 已知 LEDOC門輸出端不能并聯(lián)，否則可能損壞器件。普通 OC門的輸出端直接相連，相當于將這些輸出信號相與，稱為線與。實現(xiàn)線與　　兩個或多個 Y2。Y =Y Y2中有低電平時， Y 為低電平；只有 因為 因此具有與非功能。?截止，輸出為高電平 　　輸入有低電平時， V2和 UOL飽和導通，輸出為低電平 和 ?二、其他功能的 TTL 門電路 (一 )集電極開路與非門 1. 電路、邏輯符號和工作原理 　　輸入都為高電平時，VCC也可不等于 VC與非門的上述特性對這些門電路大多適用。常用的有集電極開路與非門、三態(tài)門、或非門、與或非門和異或門等。門。gate， 簡稱 Open使用時需 外接上拉電阻 EXIT M 又稱品質因素，值越小，說明綜合性能越好。P tpd–tpdEXIT5. 功耗 延遲積 　　常用功耗 越小，則門電路開關速度越高，工作頻率越高。tPHL tPLH　　 tpd平均傳輸延遲時間 Uom處間隔的時間稱 導通延遲時間 處到輸出電壓下降沿 tPLH。UImUIm UIm輸出信號4. 傳輸延遲時間 輸入電壓波形下降沿 輸入信號由于三極管存在開關時間，元、器件及連線存在一定的寄生電容，因此輸入矩形脈沖時，輸出脈沖將延遲一定時間。EXIT　　通常按照負載電流的流向將與非門負載分為 灌電流負載 門電路輸出低電平時允許帶同類門電路的個數(shù)。NOL不管是灌電流負載還是拉電流負載，負載電流都不能超過其最大允許電流，否則將導致電路不能正常工作，甚至燒壞門電路。灌電流負載拉電流負載輸出為低電平 負載電流流入驅動門IOL負載電流流出驅動門IOH輸入均為高電平 3RONk?=800ROFF?=邏輯 1因此，可畫出波形如圖所示。相應輸入端相當于輸入高電平，也即相當于輸入邏輯 輸出恒為高電平 邏輯 0因此 相應輸入端相當于輸入低電平，也即相當于輸入邏輯 ROFF系列， VO不同 (a) (b) tAk?，試對應?800下圖中，已知 ROFFk?。?STTL時，相應輸入端相當于輸入高電平。稱開門電阻。?。?STTL時，相應輸入端相當于輸入低電平。稱關門電阻。UNLEXIT輸入負載特性測試電路 輸入負載特性 曲線0uI輸入高電平噪聲容限 　　輸入信號上疊加的噪聲電壓只要不超過允許值，就不會影響電路的正常邏輯功能，這個允許值稱為 噪聲容限 。–=　　指輸入高電平時，允許的最大負向噪聲電壓。–=　　指輸入低電平時，允許的最大正向噪聲電壓。EXIT　　噪聲容限越大，抗干擾能力越強。==UTH轉折區(qū)中點對應的輸入電壓，又稱門檻電平。時 ,允許的輸入高電平的最小值。開門電平 UOFF保證輸出 不小于 標準高電平 USH USLUSLuO標準低電平 V。=時，則認為輸出高電平，通常取 ≥當 0uO/VuI/V AC DBUOHUOL電壓傳輸特性曲線標準高電平 轉折區(qū) 截止區(qū)：與非門處于關門狀態(tài)。電壓傳輸特性測試電路0uO/VuI/V AC DBUOHUOLSTTL與非門 電壓傳輸特性曲線飽和區(qū)：與非門處于開門狀態(tài)。 ?V V5CD uI急劇下降，稱與非門工作在轉折區(qū)。的微小增大引起 工作于放大區(qū)， 段，這時 較大時工作于 ?截止， VV4段，這時 uI深注意2. TTL與非門的工作原理