chap1cpldfpga概述-文庫吧資料
2025-01-04 03:29本頁面
【正文】 輯功能。l 一個 n輸入的邏輯運(yùn)算，不管是與或非運(yùn)算還是異或運(yùn)算等等，最多只可能存在 2n種結(jié)果，若事先將相應(yīng)的結(jié)果存放于一個存貯單元，就相當(dāng)于實(shí)現(xiàn)了與門電路的功能，這就是查找表取代與邏輯門電路的原理。29IOBCLB包含多個邏輯單元PICl 6) FPGA結(jié)構(gòu)原理l 內(nèi)部結(jié)構(gòu)稱為 LCA（Logic Cell Array）由三個部分組成：l 可編程邏輯塊（ CLB）l 可編程輸入輸出模塊（IOB）l 可編程內(nèi)部連線（ PIC）30可編程邏輯塊（ CLB）3031l 基于查找表的 FPGA的基本結(jié)構(gòu)l 查找表（ Look Up Table， LUT）本質(zhì)上就是一個 RAM。l 可編程內(nèi)部連線的作用是在各邏輯宏單元之間以及邏輯宏單元和 I/O單元之間提供互聯(lián)網(wǎng)絡(luò)。 ,internal ,I/ and 28l c. 可編程連線陣列 (PIA)l 各邏輯宏單元通過可編程連線陣列接受來自輸入端的信號，并將宏單元的信號送至目的地。 ,167。l 能兼容 TTL和 CMOS多種接口和電壓標(biāo)準(zhǔn)l 可配置為輸入、輸出、雙向、集電極開路和三態(tài)等形式l 能提供適當(dāng)?shù)尿?qū)動電流l 降低功耗，防止過沖和減少電源噪聲l 支持多種接口電壓（降低功耗）167。由于陣列型器件通常只有少數(shù)幾個專用輸入端，大部分端口均為 I/O端，而且系統(tǒng)的輸入信號通常需要鎖存。2627l B. 可編程的 I/O單元l CPLD的 I/O單元 (Input/Output Cell,IOC)是內(nèi)部信號到 I/O引腳的接口部分。 早期可可編程器件只能實(shí)現(xiàn)同步時序電路，在 CPLD器件中各觸發(fā)器的時鐘可以異步工作，有些器件中觸發(fā)器的時鐘還可以通過數(shù)據(jù)選擇器或時鐘網(wǎng)絡(luò)進(jìn)行選擇。167。 這些不與輸出端相連的內(nèi)部觸發(fā)器就稱為 “ 隱埋 ” 觸發(fā)器。 早期可編程器件的每個輸出宏單元只有一個觸發(fā)器，而CPLD的宏單元內(nèi)部通常含兩個或兩個以上的觸發(fā)器，其中只有一個觸發(fā)器與輸出端相連，其余觸發(fā)器的輸出不與輸出端相連，但可以通過相應(yīng)的緩沖電路反饋到與陣列，從而與其他觸發(fā)器一起構(gòu)成較復(fù)雜的時序電路。2526167。 167。l A. 可編程邏輯陣列是器件的基本結(jié)構(gòu)，由若干個可編程邏輯宏單元 (Logic Macro Cell,LMC)組成，它實(shí)現(xiàn)基本的邏輯功能 .LMC內(nèi)部主要包括與陣列、或陣列、可編程觸發(fā)器和多路選擇器等電路，能獨(dú)立地配置為時序或組合工作方式。可以實(shí)現(xiàn)時序電路。AnBnCnAnBnCnAnBnCnAnBnCnAnBn AnCnBnCn用 PAL實(shí)現(xiàn)全加器22邏輯宏單元OLMC輸出使能選擇反饋信號選擇或門控制選擇 輸出選擇l 4) GAL結(jié)構(gòu)l GAL(Generic Array Logic)是通用陣列邏輯的簡稱。l 與陣列可編程使輸入項(xiàng)增多，或陣列固定使器件簡化。它的內(nèi)部結(jié)構(gòu)在簡單 PLD中有最高的靈活性。因此PROM一般只用于數(shù)據(jù)存儲器，不適于實(shí)現(xiàn)邏輯函數(shù)。 不用每次上電重新下載，但相對速度慢，功耗較大 1415可編程邏輯器件 (PLD) 可 編 程 邏輯陣 列 (PLA) 可 編 程 陣 列 邏輯 (PAL) CPLD/FPGA早期 l 1 CPLD/FPGA的發(fā)展歷程 1516l PLD中的邏輯結(jié)構(gòu)17l 1) PROM結(jié)構(gòu)l PROM是可編程序只讀存儲器的簡稱，它具有一個固定的全解碼與門邏輯陣列和一個可編程的或門邏輯陣列。 每次上電需重新下載，實(shí)際應(yīng)用時需外掛 EEPROM用于保存程序l EEPROM－－大多數(shù) CPLD器件167。 只能一次編程，在設(shè)計(jì)初期階段不靈活l SRAM－－大多數(shù)公司的 FPGA器件167。 FPGA 1314l 按編程工藝l 熔絲或反熔絲編程器件－－ Actel的 FPGA器件167。 PROM， EEPROM， PAL， GAL， CPLD167。 EPLD ,CPLD,FPGA167。 PROM,EPROM,EEPROM,PAL,PLA,GAL167。 速度： 250MHz167。
公司管理相關(guān)推薦
鄂ICP備17016276號-1