【正文】 I/O總線支持。 （ 4）一個或多個 PCI總線通過 PCI橋（ PCI控制器）和處理器總線相連；而處理器總線只連接處理器 /Cache、主存儲器和PCI橋。 ? 第二， PCI總線支持并發(fā)工作，即掛接在 PCI總線上的外設能與 CPU并發(fā)工作。 ? PCI總線的主要特點： （ 3）它比 VL總線的速度更快。 ? PCI是一種 高帶寬 、 獨立于處理器 的總線。 E( I SA ) 總線連接器C PU32 位 VL 總線連接器64 位 VL 總線擴展連接器圖 VL總線物理布局 PCI總線 ? PCI（ Peripheral Component Interconnect）總線是繼 VL總線之后推出的又一種高性能的 32位局部總線 。 ? VESA總線的主要特點： （ 1） VL總線的主要設計目標是支持 CPU直接與高速視頻控制器掛接 ； （ 2）其他外設如硬盤控制器、 LAN控制卡以及其他高速接口所連的外設，也可使用 VL總線； （ 3）它 直接采用 CPU的時鐘 ，最高主頻可達 66MHz（實際上受制于 VL總線擴充槽的性能，不能超過 40MHz）， 一般為33MHz； （ 4）數據總線的寬度為 32位， 可擴展到 64位 ； （ 5）當使用雙倍時鐘的 CPU（如 386類 CPU）時，必須將 CPU時鐘分頻才能驅動 VL總線時鐘。在此之前，PC系列機一直采用單一慢速的系統(tǒng)總線體系結構。 VL總線（ VESA總線） ? VL（ VESA Local Bus）總線是 VESA（ Video Electronic Standard Association視頻電子標準協會）與 60余家公司聯合推出的一種 通用的全開放局部總線標準 ，也叫 VESA總線 。 （ 3）具有 分立的數據線和地址線 。 （ 5） 地址線的寬度為 32位 ，所以尋址能力達 232。 （ 1） EISA總線的 時鐘頻率 為 。 ? 它從 CPU中分離出了總線控制權，是一種具有智能化的總線，支持多總線主控和突發(fā)傳輸方式。 （ 4）具有 分立的 數據線和地址線。 EISA總線 （ 5） 使用獨立于 CPU的總線時鐘 ，因此 CPU可以采用比總線頻率更高的時鐘。 （ 2）是一種簡單的 多主控總線 。 ? ISA總線的主要特點： （ 1）能支持 64K I/O地址空間、 16M主存地址空間的尋址，可進行８位或 16位數據訪問，支持 15級硬中斷、７級 DMA通道。 ISA總線 ? ISA（ Industrial Standard Architecture）總線是IBM公司 1984年為推出 PC/AT機而建立的系統(tǒng)總線標準。 PCI總線標準就是由 Intel發(fā)起、后來由一個工業(yè)委員會發(fā)展起來的。 ? 第三種途徑是 通過標準化組織制定的 。 ? 第二個途徑是為了 解決共性問題而提出一種標準 ，這種情況下，標準往往會由一個小組來制定。有些機器如此流行以致于它們的 I/O總線最終變成了事實上的標準。 7． 4 總線標準 ■ 主板上的 “處理器 主存”總線 經常是特定的專用總線，而用于連接各種 I/O模塊的 I/O總線 和 底板式總線 （通常是標準總線）可在不同的計算機中互用。而處理器的總線接口則接收中斷請求信號，并給出中斷回答信號。 (8) 中斷請求和響應：根據需要 發(fā)出中斷請求信號 或 接收中斷請求 并給出響應信號。例如接口中數據緩沖的使用情況等。例如，串 并轉換、 8位 32位轉換等。 (4) 提供數據緩沖：當總線連接的部件之間有速度差異時，可以在接口中設置一些數據緩沖寄存器，利用這些寄存器使 不同速度的部件得到匹配 。對于分布式裁決，每個總線接口 都要參與裁決過程 。 (2) 總線請求和仲裁：根據需要 發(fā)出總線請求 信號。 ? 它是掛接在總線上的 部件與總線之間的連接界面 ； ■ 總線接口單元的 基本功能 是： (1) 定時和通信：在同步通信方式下， 提供或接收時鐘信號 ，在時鐘信號的控制下 驅動或采樣相應的信號線 。 ? 要求支持大范圍內具有 不同等待時間 和 數據傳輸率的 設備 的需求也使總線設計面臨挑戰(zhàn)。 ? 提高上述三個方面總線性能需要 更多的 總線條數 、 增加復雜性 或當一個長數據塊傳送發(fā)生時會因為等待而 增加響應時間 。 (3) 是否允許大數據塊傳送 允許總線 以背靠背總線周期連續(xù)傳送多個字而不發(fā)送地址信息或釋放總線 ，可以減少傳送一個大數據塊所需的時間，提高總線帶寬。 ? 一個總線的帶寬主要由 總線定時方式 所用的協議決定的。對于前四種情況，事務在響應階段就可結束。 ? 響應階段 ：根據請求的事務類型、檢錯和偵聽結果，確定 如何響應當前事務 。 ? 檢錯階段 ：對請求階段送出的地址和請求信息所對應的奇偶校驗信號 進行檢測 。 ? Pentium Pro處理器每個總線事務包含五個操作階段 1）請求階段（地址階段） 2）檢錯階段 3）偵聽階段 4）響應階段 5）數據階段 ? 數據階段 ：送數據到數據總線上，或從數據總線上取數據。 ? 存儲器寫 （不可重試） ：當處理器要寫回一個更新的 Cache行到存儲器（淘汰）以便為一個新行騰出空間時，由處理器發(fā)出該事務。 ? I/O讀 ：當 處理器執(zhí)行 IN或 INS指令 ，要從某個 I/O設備讀取數據或狀態(tài)時，處理器就發(fā)出該“ I/O讀”事務。 ? 存儲器代碼讀 ：當處理器要從存儲器中 取指令 時產生該“存儲器代碼讀”事務。它將 送出轉移指令的地址和轉移到的目標指令的地址 。 ? 特殊事務 ：當處理器要廣播一條與某個 內部事件 （如：shutdown、 halt等）有關的消息時，就產生該“特殊事務”。 ? 延遲回答 ：當一個響應代理需要花很長時間才能完成某個事務時，就通過發(fā)出該“延遲回答”事務以“ 分離事務 ”方式來處理該事務。 總線事務類型 ? 通常把在總線上一對設備之間的一次信息交換過程稱為一個“ 總線事務 ”； ? 把發(fā)出事務請求部件稱為 主控設備 ，也稱 請求代理 ； ? 另一個部件稱為 從設備 ，也稱 響應代理 。 （ 5） 主控設備 通過總線接收數據 ，并向存儲器指示它已獲取數據，所以存儲系統(tǒng)可以從總線上撤消信息。 （ 2） 當存儲器回答完請求后， 主控設備釋放所有控制線 。 ▲ 盡管同步總線可能更快一點，但是在同步和異步之間進行選擇時， 要考慮的不僅是數據帶寬，而且要考慮 I/O系統(tǒng)的能力 。 ? 同步總線僅比異步 快大約 20%。 總時間為 360ns。最大總線帶寬為 4B/300ns，即： 。要求求出從該存儲器中讀出一個字時兩種總線的帶寬。 ▲ 舉例：比較同步和異步總線的 最大帶寬 。 5. 同步和異步的性能比較 ▲ 同步總線通常比異步總線要快。 ▲ 分離通信方式的不足 : ? 事務的分離使得 完成一個事務的時間可能會增加 ? 請求者的身份必須被傳送并被從設備保存 ? 從設備準備數據的過程相當復雜需要重疊多個事務時，效果更明顯。 ? 基本思想是將一個傳輸操作事務過程 分成兩個子過程 主控 (M)地址數據S M總線空閑( 其它 主控器可用 )地 址 、 命令SM數據從 ( S)時鐘子周期 1 子周期 2圖 分離事務通信協議 ▲ 分離通信方式的優(yōu)點： ? 通過在不傳送數據期間釋放總線，使得其他申請者能使用總線，實現一個總線為 多個主從設備間進行交叉并行式的信息傳送 。 4. 分離事務協議方式 ▲ 有多個總線主控設備在總線上存在時，增加有效總線帶寬的另一個方法就是在總線事務執(zhí)行過程中，如果不需要使用總線時 立即釋放總線 ，在其他設備獲得總線進行數據傳輸的同時，原來釋放總線的事務在 做數據準備等非總線數據傳輸的操作 。 圖 半同步通信協議 ▲ 半同步通信同時具有同步和異步通信的優(yōu)點，既保持了 “ 所有信號都由時鐘定時 ” 的同步總線的特點，又有 “ 不同速度的設備共存 ” 的異步總線的特點。在這個過程中完成了一次數據信息的交換 ▲ 根據握手信號的相互作用方式，異步通信有非互鎖、半互鎖和全互鎖三種可能的方式。 ⑦ 主設備發(fā)現 Ready線降下后，也就跟著 降下回答信號 Ack。 ⑥ 存儲器接收到 Ack信號后，就得知數據已被成功地讀取。 一次握手過程結束 ④ 當存儲器完成數據的讀出后，就將數據放到數據線上， 并送出數據就緒信號 Ready 。 ② 主設備收到 Ack信號后，就 釋放 ReadReq信號和地址線 。 △ 圖 ；主設備從 存儲器中讀一個字 。 ? 在一個 I/O讀事務中，該信號將由 I/O設備驅動 有效，因為是 I/O設備提供數據。 ? 協議是通過一組 附加的控制線 來實現的?？偩€能夠加長而不用擔心時鐘偏移 或 同步問題 。 △ 假定存在以下三個控制線。 2. 異步協議方式 ▲ 為了協調在發(fā)送和接收者之間的數據傳送，一個異步總線必須使用一種 握手協議 。 ▲ 處理器 主存總線一般 都是同步 的，因為通信的設備靠得很近，而且數量又少。 ? 該時鐘信號有一個 固定的通信協議 。 ? 總線通信的定時方式有四種： ? 同步協議 ? 異步協議 ? 半同步協議 ? 分離事務協議 1．同步協議方式 ▲ 如果一個總線是同步的，它的控制線中就有一個時鐘信號線，掛接在總線上的所有設備都從這個公共的時鐘線上獲得 定時信號 。 ▲ 選擇 不同裁決方案的因素包括： ? 總線在 I/O設備的數量和總線長度的可擴充性方面如何？ ? 總線裁決應該多快？ ? 需要什么程度的公正性等。 ? 例如，假定是８位仲裁號，自舉分布式裁決只能表示 8個優(yōu)先級； ? 這種方式可以表示 256個優(yōu)先級，仲裁號為 255的設備優(yōu)先級最高，而０最低。 … 7 6 0比較得勝仲裁號AB 7 AB 6 AB 0總線仲裁線設備圖 并行競爭分布式裁決 ▲ 圖 AB0～ AB7例子 ▲ 兩個設備同時要求使用總線，仲裁號分別是00000101和 00001010； 最終留在仲裁線上 的號為00001010。 ▲ 這種方案一般用在網絡通信總線上。 (2) 沖突檢測 分布式裁決 ▲ 這種方案中，每個設備獨立地請求總線，多個同時使用總線的設備會產生沖突，這時沖突被檢測到，按照某種策略 在沖突的各方選擇一個設備 。 ? 每個設備通過取回的合成信息能夠檢測出其他設備是否發(fā)出了總線請求。 B R0 設備 0 設備 1 設備 3B R1B R2設備 2B R3圖 自舉分布式裁決 ▲ 一般優(yōu)先級是固定的 ? 總線裁決期間每個設備將有關請求線上的信號合成后取回分析，根據這些請求信號確定自己能否擁有總線控制權。 2．分布式裁決方式（ 3種） (1) 自舉分布式裁決 ▲ 使用 多個請求線 ，不需要中心裁決器，每個設備獨立地決定自己是否是最高優(yōu)先級請求者。 數據線地址線總線控制部件設備 0 設備 1 設備 nBR 0BG 0BR 1BG 1……BR 2BG 2圖 獨立請求方式 ? 控制邏輯很復雜，控制線數量多。 ? 裁決算法 由硬件來實現，可采用固定的并行判優(yōu)算法、平等的循環(huán)菊花鏈算法、動態(tài)優(yōu)先級算法（如：最近最少用算法、先來先服務算法）等。 (3) 獨立請求 方式 ▲ 這種方案使用一個 中心裁決器 從請求總線的一組設備中選擇一個。 數據線地址線總線控制部件設備 0 設備 1 設備 n……BRBS設備線圖 計數器定時查詢方式 ▲ 計數器定時查詢方式具有靈活的優(yōu)先級，它對電路故障也不如菊花鏈查詢那樣敏感。 (圖 ) ▲ 總線請求的設備號與計數值一致時，該設備便獲得總線使用權，此時終止計數查詢，同時該設備建立總線忙 BS信號。 ▲ 缺點 是不能保證公正性，也即一個低優(yōu)先級請求可能永遠得不到允許； ? 對電路故障較敏感，一個設備的故障會影響到后面設備的操作； ? 菊花鏈的使用也限制了總線速度。 1．集中裁決方式（ 3種） (1) 菊花鏈查詢 方式 ▲ 優(yōu)先級由主控設備在總線上的 位置來決定 ，要求擁有總線使用權的高優(yōu)先級設備簡單地攔截總線允許信號，不讓其更低級的設備收到該信號。 ? 裁決方案： 一是“ 等級