【正文】 R3→AR M→DR DR→R0 （取指部分略） PCo， G， ARi R/W*=R （ RD M） DRo， G， IRi R2o， G， ARi R1o， G， DRi 3題解答 …….. PC+1→ PC +1 時序（信號）產(chǎn)生器和（控制器的）時序控制方式 時序信號的作用和體制 作用 計算機的控制器必須提供一個時序系統(tǒng)，由它產(chǎn)生一組時序信號送到操作控制器，為每個微操作帶上時間標志，再輸出到全機，控制完成指令所規(guī)定的動作。 ? 參見圖 。畫出存數(shù)指令“ STA R1，（ R2） ” 的指令周期流程圖，其含義是將寄存器 R1的內(nèi)容傳送至（ R2）為地址的主存單元中。 （ 2） SUB R1， R3的功能為（ R3） （ R1） R3，要求同上。另外，線上標注有小圈表示有控制信號，如 yi表示 y寄存器的輸入控制信號， R1o為寄存器R1的輸出控制信號，未標注字符的線為直通線，不受控制。 166。 166。 166。 166。 166。 166。 166。 166。 166。 166。 166。 040 存和數(shù)單元 數(shù)據(jù) 表 五條典型指令組成的程序 （ ）五條典型指令的執(zhí)行過程圖例。 八進制地址 八進制內(nèi)容 024 140 021 JMP 21 030 000 006 031 000 040 166。如此循環(huán) ,直到程序執(zhí)行完畢 ,或外來干預為止 . 20 250 000 CLA 021 030 030 ADD 30 022 021 031 STA 40 023 000 000 NOP 166。 (4)將 MDR內(nèi)容送 IR。 (2)向存儲器發(fā)讀命令 。 □ 補償 CPU與主存、外設(shè)之間操作速度的差別 . (2) 計算機中各部件的連接方式 ○在各部件之間用專門的通路連接 優(yōu)點 :直觀 缺點 :結(jié)構(gòu)復雜 ,硬件設(shè)備量增大 ○在各部件之間設(shè)置總線來傳送信息 優(yōu)點 :減少傳送線數(shù)量 ,使數(shù)據(jù)通路結(jié)構(gòu)簡化 ,便于控制 . (1) 總線定義 :一組能為多個部件分時共享的公共信息傳送線路 .它分時接受各部件送來的信息 ,并發(fā)送信息到有關(guān)部件 . 缺點 :當多個部件爭用總線時 ,需設(shè)置總線控制邏輯解決總線控制權(quán)的問題 . (3)總線分類 ○ CPU內(nèi)部總線 :連接 CPU內(nèi)的各寄存器與 ALU,主要用于傳送數(shù)據(jù)信息 。遇到轉(zhuǎn)移指令 ,則將轉(zhuǎn)移地址送至 PC. MDR 譯碼器 時序與 控制 DB CB 內(nèi)部控制線 內(nèi)部控制線 AC LA LB SH PSWR IR PC SP GPR GPR MAR AB 內(nèi)部總線 內(nèi)部總線 ALU (2).專用寄存器 SPR ※ 用于控制的寄存器 ○ 指令寄存器 IR (Instruction Register) 存放正在執(zhí)行的指令代碼 . ○ 堆棧指示器 SP (Stack Pointer) 存放堆棧棧頂指針 . MDR 譯碼器 時序與 控制 DB CB 內(nèi)部控制線 內(nèi)部控制線 AC LA LB SH PSWR IR PC SP GPR GPR MAR AB 內(nèi)部總線 內(nèi)部總線 ALU GPR (2) 專用寄存器 SPR ※ 用于控制的寄存器 ○ 狀態(tài)標志寄存器 (PSWR):存放運算結(jié)果的狀態(tài)和機器運行的狀態(tài) .一條指令執(zhí)行完畢 ,根據(jù)運行結(jié)果自動修改標志位的有關(guān)內(nèi)容 ,這些內(nèi)容可被后面的條件轉(zhuǎn)移指令所測試 ,作為決定程序流向的因素之一 . 常用運算結(jié)果的狀態(tài)標志包括 : 進位標志 C:當運算結(jié)果產(chǎn)生進位時 ,C=1 溢出標志 V:當運算結(jié)果產(chǎn)生溢出時 ,V=1 零結(jié)果標志 Z: 當運算結(jié)果為零時 ,Z=1 負結(jié)果標志 N:當運算結(jié)果為負時 ,N=1 (2)專用寄存 SPR ※ 用于主存接口的寄存器 ○ 存儲器地址寄存器 (MAR):接受指令地址 (PC) 、操作數(shù)地址或結(jié)果地址 ,以確定要訪問的單元 . ○ 存儲器數(shù)據(jù)寄存器 (MDR):亦稱為存儲器數(shù)據(jù)緩沖寄存器 (MBR).寫入主存的數(shù)據(jù)一般先送至 MDR,再送主存 。功能是執(zhí)行所有的算術(shù)運算和邏輯運算。 CU的一般模型見下圖。 異常處理和中斷處理 MDR 譯碼器 時序與 控制 DB CB 內(nèi)部控制線 內(nèi)部控制線 AC LA LB SH PSWR IR PC SP GPR GPR MAR AB 內(nèi)部總線 內(nèi)部總線 CPU的組成 ○ 指令部件 :程序計數(shù)器 (PC)、指令寄存器（ IR）、指令譯碼器 (ID Instruction Decoder)、地址形成部件等 。 時序控制 :對各種操作信號實施時間上的控制 ,以保證計算機有條不紊地連續(xù)自動工作 。第五章 中央處理器 CPU的功能和組成 指令周期 時序產(chǎn)生器和時序控制方式 硬布線控制器 微程序控制器 微程序設(shè)計技術(shù) CPU的功能和組成 CPU( Central Process Unit):計算機系統(tǒng)的核心部件 ,由運算器和控制器構(gòu)成 . CPU的功能 指令控制 :產(chǎn)生下一條指令在內(nèi)存中的地址 。 操作控制 :產(chǎn)生各種操作信號送往相應(yīng)部件 ,以控制完成指令所要求的動作 。 數(shù)據(jù)加工 :執(zhí)行所有的算術(shù)運算和邏輯運算 ,并進行邏輯測試 。 ○ 時序部件 :脈沖源、啟挺控制邏輯、節(jié)拍信號發(fā)生器等； ALU 圖 CPU內(nèi)部組成 MDR 譯碼器 時序與 控制 DB CB 內(nèi)部控制線 內(nèi)部控制線 AC LA LB SH PSWR IR PC SP GPR GPR MAR AB 內(nèi)部總線 內(nèi)部總線 ALU CPU的組成 ○ 中斷控制邏輯 ○ 微操作信號發(fā)生器：亦稱控制單元CU,控制器的核心 ,通常有 3種實現(xiàn)方法 :組合邏輯型、存儲邏輯型、可編程邏輯陣列。 圖 CPU內(nèi)部組成 控制單元 CU 指令譯碼器 指令寄存器 操作碼 時序信號 … 狀態(tài)反饋信號 CPU內(nèi)的控制信號 來自系統(tǒng)總線的控制信號 至系統(tǒng)總線的控制信號 控制單元模型 上圖顯示了 CU中輸入和輸出信號之間的關(guān)系 來自系統(tǒng)總線的控制信號 :中斷信號和存儲器完成信號等 至系統(tǒng)總線的控制信號 :對存儲器的控制信號和對外設(shè)的控制信號等 CPU的組成 2. 運算器 由通用寄存器組GPR、算術(shù)邏輯單元 (ALU)、累加寄存器（ AC）、程序狀態(tài)字寄存器（ PSWR）、數(shù)據(jù)暫存器（ LA、 LB）和移位器 (SH)等組成。 MDR 譯碼器 時序與 控制 DB CB 內(nèi)部控制線 內(nèi)部控制線 AC LA LB SH PSWR IR PC SP GPR GPR MAR AB 內(nèi)部總線 內(nèi)部總線 ALU (1) 通用寄存器GPR(General Purpose Register) 可用于存放操作數(shù)（包括源操作數(shù)、目的操作數(shù)及中間結(jié)果）、各種地址信息，或作為基址寄存器、變址寄存器，或作為計數(shù)器等 . MDR 譯碼器 時序與 控制 DB CB 內(nèi)部控制線 內(nèi)部控制線 AC LA LB SH PSWR IR PC SP GPR GPR MAR AB 內(nèi)部總線 內(nèi)部總線 ALU (2). 專用寄存器 SPR ※ 用于控制的寄存器 ○ 程序計數(shù)器 PC (Program Counter) 存放 當前或 下一條要執(zhí)行的指令的地址 ,控制指令的執(zhí)行順序 .順序執(zhí)行時 ,PC增量計數(shù) 。從 主存讀出的指令或數(shù)據(jù)一般先送入MDR,再送指定寄存器 . ○ 主存接口的寄存器 MAR、 MDR的 作用： □ 作為 CPU與主存、外設(shè)之間信息傳遞的中轉(zhuǎn)站 。 ○ 系統(tǒng)總線 :連接 CPU、主存與 I/O接口 ,通常包括數(shù)據(jù)總線、地址總線、控制總線 . ○ 總線結(jié)構(gòu) :將所有寄存器的輸入端和輸出端都連接到一條或多條公共的通路上 .又分為單總線結(jié)構(gòu) (見 圖 )、雙 總線結(jié)構(gòu)、多總線結(jié)構(gòu) (見圖 ). (1) 數(shù)據(jù)通路 :CPU中寄存器及 ALU之間的連接線路 .通常有兩種形式 ,同 4(1),即 : ○ 專用數(shù)據(jù)通路結(jié)構(gòu) :根據(jù)指令執(zhí)行過程中的數(shù)據(jù)和地址的流動方向安排連接線路 ,結(jié)構(gòu)見 圖 . 指令周期 ○ 指令周期：取指令、分析指令到執(zhí)行完該指令所需的時間 . 由于各種指令的操作類型不同、尋址方式不同 ,所以它們的指令也不同 .如訪存指令與不訪存指令、加法指令與乘法指令的指令周期不同 . ○ 機器周期 : 亦稱 CPU周期 ,一般將一個指令周期劃分為若干機器周期 ,每個機器周期完成一個基本操作 ,如取指周期、取數(shù)周期、執(zhí)行周期、中斷周期等 .一般情況下 ,一條指令所需的最短時間為兩個機器周期 :取指周期和執(zhí)行周期 . 許多計算機以訪問主存的工作周期 (存取周期 )為基礎(chǔ)來規(guī)定 CPU周期 . ○ 三者關(guān)系：一個指令周期包含若干個 CPU周期，一個CPU周期的功能由多個時鐘周期來完成 T周期 CPU周期 (取指令 ) CPU周期 (執(zhí)行指令 ) 指令周期 ○ 時鐘周期 (節(jié)拍 ,T周期 )：將一個機器周期劃分為若干相等的時間段 ,每個時間段內(nèi)完成一步基本操作 .每個時間段用一個電平信號寬度對應(yīng) ,稱為節(jié)拍或時鐘周期 .節(jié)拍長度的確定 ,一般取決于 CPU內(nèi)部的操作需要 . 指令執(zhí)行的基本過程 一條指令執(zhí)行過程分為 3個階段 :取指、分析指令、執(zhí)行指令 . ○ 取指令 :將現(xiàn)行指令從主存取出并送至 IR. PC MAR IR MDR AB DB CB 主存 (1) (1) (1) (2) (3) (3) (4) +1 (5) (1)將 PC內(nèi)容送 MAR,并送地址總線 。 (3)從主存取出指令 ,通過數(shù)據(jù)總線 ,送到 MDR。 (5)將 PC內(nèi)容遞增 ,為取下一條指令做準備 . 注意 :取指階段的操作對任何一條指令來說 ,都是必須要執(zhí)行的操作 ,稱為 公操作 ,完成取指階段任務(wù)的時間 ,稱為 取指周期 . ○ 分析指令 :指令譯碼器 (ID Instruction Decoder)可以識別和區(qū)分不同的指令類型及各種獲取操作數(shù)的方法 .由于各條指令功能不同 ,尋址方式不同 ,所以分析指令階段的操作各不相同 . ○ 執(zhí)行指令 :執(zhí)行指令規(guī)定的各種操作 ,形成穩(wěn)定的運算結(jié)果 ,并存儲起來 . 可以看出 ,計算機的基本工作可以概括為 :取指令 (公操作 )、分析指令 (包括指令譯碼、計算操作數(shù)地址和取操作數(shù)等 ) 、執(zhí)行指令 ,然后再取下一條指