【正文】 方式，適度地兼顧了前兩者的優(yōu)點(diǎn)又盡量避免其缺點(diǎn)，比較理想。答：主存、CACHE、外存、I/O設(shè)備。答：速度快、容量大、成本低，分級(jí)存儲(chǔ)體系。）打印機(jī)。）和（按工作方式可分為（5．使用Cache的目的是 彌補(bǔ)速度不足 ，存儲(chǔ)管理由 硬件 實(shí)現(xiàn)。 三種。 、 全相聯(lián)映像直接映像 其作用是　大大提高CPU的對(duì)存儲(chǔ)器的存取速度　　　　。A．全相聯(lián)映射 B．直接映射 C．組相聯(lián)映射 D．混合映射二、填空題多級(jí)層次存儲(chǔ)結(jié)構(gòu)的存儲(chǔ)器件有：　主存儲(chǔ)器　　　　、　緩沖存儲(chǔ)器　　　　　、　輔助存儲(chǔ)器　　　　　。9．常用的虛擬存儲(chǔ)器由 A 兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。A．地址指定方式 B．堆棧存取方式C．內(nèi)容指定方式 D．地址指定與堆棧存取方式結(jié)合8．某SRAM芯片，其容量為1K8位，加上電源端和接地端后，該芯片的引出線的最少數(shù)目應(yīng)為 D 。A．?dāng)U大主存的容量B．增加CPU中通用寄存器的數(shù)量C．解決CPU和主存之間的速度匹配D．代替CPU中的寄存器工作6．計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的目的是 D 。A．半導(dǎo)體存儲(chǔ)器 B．光盤存儲(chǔ)器 C．磁帶存儲(chǔ)器 D．硬盤存儲(chǔ)器4．下列部件（設(shè)備）中，存取速度最快的是 B 。 C）4M種 C）由色塊組成 D）CRT1CRT顯示器顯示圖型圖像的原理是圖型圖像（　A）A）由點(diǎn)陣組成 B) 觸摸屏 D CPU和內(nèi)存以外的其它設(shè)備下列不是輸入設(shè)備的是（D ）A）掃描儀 A、Cache與寄存器組 B、Cache與輔存C、主存與輔存 D、高速緩沖存儲(chǔ)器與外存計(jì)算機(jī)的外圍設(shè)備是指（D?。〢 輸入輸出設(shè)備 B) 輔存容量不足采用的技術(shù)C）控存容量不足采用的技術(shù) B) 硬件實(shí)現(xiàn)的 C）軟件硬件結(jié)合實(shí)現(xiàn)的 答：錯(cuò)誤（由操作系統(tǒng)完成）。 答：正確。 答：正確。多體交叉存儲(chǔ)器主要是為了提高存取速度，增加帶寬。7．多體交叉存儲(chǔ)器主要是為了解決擴(kuò)充容量的問題。6．引入虛擬存儲(chǔ)器的目的是為了加快輔存的存取速度。5．Cache的功能全部由硬件實(shí)現(xiàn)。4．動(dòng)態(tài)RAM和靜態(tài)RAM都是易失性半導(dǎo)體存儲(chǔ)器。3．外（輔）存比主存的存儲(chǔ)容量大、存取速度快。2．CPU可以直接訪問主存，而不能直接訪問輔存。 第八章 第九章一．判斷題1．計(jì)算機(jī)的主存是由RAM和ROM兩種半導(dǎo)體存儲(chǔ)器組成的。 控制器的控制方式：同步控制方式；異步控制方式；聯(lián)合控制方式； 人工控制216。在出現(xiàn)的RISC體系結(jié)構(gòu)的計(jì)算機(jī)中，一般選用硬布線控制邏輯。所以，復(fù)雜指令集的計(jì)算機(jī)一般都采用微程序同樣的半導(dǎo)體工藝的水平下，微程序控制的速度要比硬布線控制低。微程序控制是通過執(zhí)行存放在控制存儲(chǔ)器中的微程序產(chǎn)生的。因此，近年來在某些超高速新型計(jì)算機(jī)結(jié)構(gòu)中，又選用了硬布線控制器，或與微程序控制器混合使用216。與微程序控制相比，硬布線控制的速度較快，主要取決于邏輯電路的延遲。216。216。（3）水平型微指令的微指令字長(zhǎng)，微程序短；垂直型微指令字短，微程序長(zhǎng)。 水平型微指令和垂直型微指令的比較（1）水平型微指令并行操作能力強(qiáng)，效率高，靈活性強(qiáng)，垂直型微指令差。其格式和指令相似：每條微指令有一個(gè)微操作碼。垂直型微指令是采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能。其特點(diǎn)是一條微指令中定義并執(zhí)行多個(gè)并行操作微命令。 微指令的格式：水平型微指令；垂直型微指令；混合型微指令。 微指令的編譯法：直接控制法、字段直接編譯法（選出互斥的微命令，并將這些微命令編成一組，成為微指令字的一個(gè)字段，用二進(jìn)制編碼來表示， 就是字段直接編譯法。 微指令分為兩部分：控制字段(產(chǎn)生控制信號(hào))，下址字段(指出下一條微指令的地址)。執(zhí)行一條指令實(shí)際上就是執(zhí)行一段存放在控制存儲(chǔ)器中的微程序。 控制存儲(chǔ)器(CS)：用來存放微程序的存儲(chǔ)器，該存儲(chǔ)器主要存放控制命令（信號(hào)）與下一條執(zhí)行的微指令地址(簡(jiǎn)稱為下址)。一般需要三個(gè)CPU周期）、間接訪內(nèi)指令（需要四個(gè)CPU周期）、程序控制指令（這類指令的功能是改變指令執(zhí)行的順序, 其指令周期也由兩個(gè)CPU周期組成）結(jié)論：任何一條指令的第一個(gè)周期都應(yīng)該是取指周期。 四種典型指令分析：非訪內(nèi)指令（這類指令不訪存, 即不從內(nèi)存中取操作數(shù)。 指令執(zhí)行過程：取指、計(jì)算地址、取操作數(shù)、運(yùn)算送結(jié)果。時(shí)鐘周期（通常稱為節(jié)拍脈沖或T周期）是處理操作的最基本單位216。 一個(gè)CPU周期時(shí)間包含有若干個(gè)時(shí)鐘周期，也稱為振蕩周期，定義為時(shí)鐘脈沖的倒數(shù)。（CPU訪問一次內(nèi)存所需要的時(shí)間）。指令周期是取出并執(zhí)行一條指令的時(shí)間216。F(因?yàn)樗俣冗€與字長(zhǎng)有關(guān))補(bǔ)充216。T, 它比主存儲(chǔ)器速度快。F、EPROM或閃存實(shí)現(xiàn)。T賴關(guān)系，這種關(guān)系影響指令的執(zhí)行。第1個(gè)CPU周期為取指、譯碼周期CPU要完成以下三個(gè)操作：●從內(nèi)存中取出指令；●指令（PC）指針加1；●對(duì)指令操作碼進(jìn)行譯碼并執(zhí)行該指令的操作。F（這類指令不訪存, 即不從內(nèi)存中取操作數(shù)。判斷題。簡(jiǎn)要說明下列部件在計(jì)算機(jī)的取指周期和執(zhí)行周期中的作用。 微程序：計(jì)算機(jī)的程序由指令序列構(gòu)成，而計(jì)算機(jī)每條指令的功能均由微指令序列解釋完成，這些微指令序列的集合就叫做微程序。什么是微指令？什么是微程序？指令、微程序、微指令三者的關(guān)系是什么？ 微指令：在微程序控制的計(jì)算機(jī)中，將由同時(shí)發(fā)出的控制信號(hào)所執(zhí)行的一組微操作稱為微指令，將一條指令分成若干條微指令，按次序執(zhí)行這些微指令，就可以實(shí)現(xiàn)指令的功能。 指令譯碼器或操作碼譯碼器對(duì)指令寄存器中的操作碼進(jìn)行分析解釋，產(chǎn)生相應(yīng)的控制信號(hào)。其二是由轉(zhuǎn)移類指令形成轉(zhuǎn)移地址送往PC?？刂破鞯慕M成：程序計(jì)數(shù)器（PC）即指令地址寄存器，存放即將要執(zhí)行的下一條指令地址。三、簡(jiǎn)答題簡(jiǎn)述控制器的組成和功能。12．在同一微周期中 不可能同時(shí)出現(xiàn) 的微命令叫互斥的微命令；在同一微周期中 可以同時(shí)出現(xiàn) 的微命令叫相容的微命令。10．一條機(jī)器指令的執(zhí)行可與一段微指令構(gòu)成的 微程序 相對(duì)應(yīng)，微指令可由一系列 微命令 組成。4．在程序執(zhí)行過程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于 取指令 、分析指令和 執(zhí)行指令 的循環(huán)之中。2．CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器為 地址寄存器 ，保存下一條指令地址的寄存器為 程序計(jì)數(shù)器（PC） 。7. 一條微指令可劃分為控制字段和下址字段，微指令格式分為水平型微指令和垂直型微指令。 指令操作碼 通過 譯碼 產(chǎn)生的。 。 微命令 在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)于一個(gè) ? A．指令周期 B．機(jī)器周期 C．節(jié)拍周期 D．時(shí)鐘周期二、填空題根據(jù)設(shè)計(jì)方法不同，控制器分為　　微程序控制器　　　　和　 組合邏輯控制器　　　　　　兩種。? A．算術(shù)運(yùn)算結(jié)果 B．邏輯運(yùn)算結(jié)果? C．運(yùn)算類型 D．算術(shù)、邏輯運(yùn)算及測(cè)試指令的結(jié)果狀態(tài)10．微程序放在 C 中。? A．指令周期 B．機(jī)器周期? C．時(shí)鐘周期 D．以上都不是8．直接轉(zhuǎn)移指令的功能是將指令中的地址代碼送入 C 。? A．存儲(chǔ)器容量 B．機(jī)器字長(zhǎng)? C．指令的長(zhǎng)度 D．CPU的管腳數(shù)6．以硬布線方式構(gòu)成的控制器也叫 A 。? A．運(yùn)算器 B．控制器? C．存儲(chǔ)器 D．I/O接口4．計(jì)算機(jī)主頻的周期是指 C 。D。uPC+1B。程序計(jì)數(shù)器PC D 指令周期1硬布線控制器指的是( A) 1在微程序控制器中，機(jī)器指令與微指令的關(guān)系是（ B）。 C 工作周期 A 時(shí)鐘周期 )。 D 能并行執(zhí)行多個(gè)微操作1在微程序控制中，把操作控制信號(hào)編成( D 磁盤中微指令中的微地址表示（D?。〢 微操作的對(duì)象 C 只讀存儲(chǔ)器中 )。 D）程序查詢控制方式。B) 由握手信號(hào)控制的方式。 控制器同步控制方式是指（ AC）增加了從IR中讀微指令的時(shí)間。 D）機(jī)器指令 微程序控制器比硬布線控制器慢，原因是（D ）A）增加了從外存讀微指令的時(shí)間。 C）微命令 B) 微指令 D）地址寄存器 構(gòu)成控制信號(hào)序列的最小單位是（C ）A）微程序 C）控存 B) Cache C）完成指令譯碼D）從主存取出一條指令、完成指令譯碼、產(chǎn)生時(shí)序信號(hào)、指揮各部件完成指令指定的操作 存儲(chǔ)微程序的存儲(chǔ)器稱為（C ）A）主存 問最多還有多少條一地址指令。某指令系統(tǒng)指令長(zhǎng)為16位，每個(gè)操作數(shù)的地址碼長(zhǎng)6位，指令分為無操作數(shù)、單操作數(shù)和雙操作數(shù)三類。答：①不能用擴(kuò)展碼為其編碼。設(shè)指令字長(zhǎng)為12位．每個(gè)地址碼長(zhǎng)為3位。1）操作數(shù)在寄存器中2）操作數(shù)的地址在寄存器中。解：寄存器尋址方式其操作數(shù)就在這一寄存器中；存器間接尋址其有效地址在內(nèi)存中，操作數(shù)也在內(nèi)存中，所以后者尋找操作數(shù)較慢。三、簡(jiǎn)答題什么是指令？解：即用二進(jìn)制代碼組成的指令，一條機(jī)器指令控制計(jì)算機(jī)完成一個(gè)基本操作。 機(jī)器 周期內(nèi)執(zhí)行完。 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性?！　　l指令，指令可分為：　零地址指令、　一地址指令、　二地址指令、　三地址指令、 多地址指令。(是/否)。，目標(biāo)地址可放在任意寄存器中。滿足整數(shù)邊界原則二、填空題　指令系統(tǒng)　。使用頻度高的指令采用短操作碼C。 A+（X）2采用擴(kuò)展操作碼的重要原則是（B ）A。 （A）+（X）C。 A、立即尋址 B、直接尋址 C、間接尋址 D、寄存器尋址設(shè)指令中的地址碼為A，變址寄存器為X，程序計(jì)數(shù)器為PC，則變址尋址方式的操作數(shù)地址為（ D）A。( C)不能支持?jǐn)?shù)值處理。C 符號(hào)位填1，并順序右移一位，最低位移入進(jìn)位標(biāo)志位。A 符號(hào)位填0，并順序右移一位，最低位移入進(jìn)位標(biāo)志位。 )。 D 棧底單元地址1假設(shè)寄存器R中的數(shù)為200，主存地址為200和300的存儲(chǔ)單元中存放的內(nèi)容分別是300和400，若訪問到的操作數(shù)為200，則所采用的尋址方式為( C 棧底單元內(nèi)容 A 棧頂單元內(nèi)容 B 變址尋址 D 光盤1為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采?。― ）。 D 符號(hào)位1零地址指令的操作數(shù)一般隱含在(C )中。 1移位操作中移出的位存入（C?。〢零標(biāo)志位 C）選取使用率高的一些簡(jiǎn)單指令，以及很有用但不復(fù)雜的指令。 D）4000H1下列幾項(xiàng)不符合RISC特點(diǎn)的是（C ）A）指令長(zhǎng)度固定，指令種類少。 D）改變程序執(zhí)行順序。B) 主存和ＣＰＵ之間的數(shù)據(jù)交換。 C）堆棧指針　　 B) 棧底 C）X+段地址 B) （PC）+X D）變址尋址與基址尋址類似，沒有本質(zhì)的區(qū)別。 關(guān)于尋址方式的敘述不正確的是（D ）A）尋址方式是指確定本條指令中數(shù)據(jù)的地址或下一條指令地址的方法。C）堆棧指針ＳＰ的內(nèi)容表示當(dāng)前堆棧內(nèi)所存放的數(shù)據(jù)個(gè)數(shù)。 下列說法不正確的是（　C?。〢）變址尋址時(shí)，有效數(shù)據(jù)存放在主存。C）機(jī)器指令的長(zhǎng)度取決于操作碼長(zhǎng)度、操作數(shù)地址長(zhǎng)度、操作數(shù)個(gè)數(shù)。 D）控制存儲(chǔ)器 關(guān)于機(jī)器指令的敘述不正確的是（D ）A）機(jī)器指令系統(tǒng)是計(jì)算機(jī)所具有的全部指令的集合。 C）主存中　 　D）簡(jiǎn)化指令譯碼電路 指令操作所需的數(shù)據(jù)不會(huì)來自（D　）A）寄存器　 　　　 　 　B) 縮短指令長(zhǎng)度、擴(kuò)大尋址空間C）提高訪問內(nèi)存的速度 例如，共4芯片，每個(gè)芯片8位，總存儲(chǔ)器的數(shù)據(jù)總線是8位。 　　　例如，芯片的字容量是16K，4個(gè)芯片，總存儲(chǔ)器的字容量為416K=64K。 　　　1）地址的總位數(shù)增加，總存儲(chǔ)器字容量增加。? 字?jǐn)U展：只在字向擴(kuò)充，而位數(shù)不變。 2）數(shù)據(jù)線的位數(shù)增加，增加的數(shù)量等于各芯片位數(shù)之和。 1）地址的總位數(shù)不變，總存儲(chǔ)器字容量（字?jǐn)?shù)量）不變。SRAM的存儲(chǔ)單元由雙穩(wěn)態(tài)觸發(fā)器構(gòu)成，它不需要刷新，讀出之后不需要重寫 在已有的芯片基礎(chǔ)上，如何進(jìn)行位擴(kuò)充、如何進(jìn)行字?jǐn)U充。 DRAM的優(yōu)點(diǎn)：1. DRAM的功耗僅為SRAM的1/62. DRAM的價(jià)格僅為SRAM的1/4 DRAM的缺點(diǎn)