【正文】 磁盤、磁帶、光盤）緩沖存儲器：用于兩個(gè)速度不同的部件之間，起到緩沖的作用。⑵ CPU訪存平均時(shí)間TA ＝45＋(1－)(200+45)＝61ns216。 按這種映像方式，組間為直接映像，而組內(nèi)的各字塊為全相聯(lián)映像方式。因此, 虛實(shí)地址的轉(zhuǎn)換主要是虛頁號向?qū)嶍撎柕霓D(zhuǎn)換，這個(gè)轉(zhuǎn)換關(guān)系由頁表給出。問：虛頁號字段有多少位？頁表有多少行？解：頁面容量1KB，所以頁內(nèi)地址位數(shù)10位。在這個(gè)快慢表的存儲系統(tǒng)中，訪問速度接近于快表的速度，存儲容量是慢表的容量。A．適配器 B．設(shè)備控制器C．計(jì)數(shù)器 D．寄存器三、填空題1．實(shí)現(xiàn)輸入輸出數(shù)據(jù)傳送方式分成三種： 程序中斷傳送方式 、直接存儲器存取方式 和程序控制方式。Ｉ／。9） 中斷系統(tǒng):是計(jì)算機(jī)實(shí)現(xiàn)中斷功能的軟、硬件總稱。216。這種重疊處理中斷的現(xiàn)象又稱為中斷嵌套DMA和通道部分習(xí)題一、選擇題，主機(jī)和高速硬盤進(jìn)行數(shù)據(jù)交換一般采用（B ）方式A程序中斷控制B直接存儲器訪問（DMA）C程序直接控制D通道控制（D ）A程序查詢方式B中斷方式C DMA方式D通道方式（C）為單位進(jìn)行的A字節(jié)B字C數(shù)據(jù)塊D位（ B ）之間建立直接的數(shù)據(jù)通路A CPU與外圍設(shè)備B主存與外圍設(shè)備C外設(shè)與外設(shè)D CPU與主存（C ）為單位進(jìn)行的. ,它有自己的（ C ） ,故并行工作能力較強(qiáng). 二、填空題 ,用于解決 .答:直接存儲器訪問,數(shù)據(jù)塊傳送. ,數(shù)據(jù)塊傳送和 三個(gè)階段.答:傳輸前預(yù)處理,傳送后處理.總線系統(tǒng)習(xí)題一,判斷題,還應(yīng)有實(shí)現(xiàn)總線傳輸控制的器件,即總線緩沖器和總線控制器. 答:正確.,數(shù)據(jù)總線和控制總線組成,因此,它們是三總線結(jié)構(gòu)的.答:錯(cuò)誤.,地址信息,數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn). 答:正確.,同時(shí)減少了信息傳輸線的數(shù)目.答:正確.,數(shù)據(jù)總線和控制總線. 答:正確.. 答:正確.,控制總線的特點(diǎn)是雙向傳輸. 答:錯(cuò)誤.. 答:錯(cuò)誤.,CPU的主頻提高后,總線的數(shù)據(jù)傳輸如果不隨之提高,必將妨礙整機(jī)性能的提高. 答:正確. .A ,且采用脈沖傳輸?shù)姆绞椒Q為 .A .D ,這是因?yàn)?. C. ... 作為其主要控制方式. A .D ,若有幾個(gè)設(shè)備,則 .A 連接的,它是各部件間進(jìn)行信息傳輸?shù)墓餐? 答:總線. 級總線,也叫內(nèi)部總線. 答:芯片. 式和 式兩種. 答:集中,分布.,總線操作有固定的時(shí)序,設(shè)備之間 應(yīng)答信號,數(shù)據(jù)的傳輸在 的時(shí)鐘信號控制下進(jìn)行. 答:沒有,一個(gè)公共.,總線操作周期不固定,通過 信號相互聯(lián)絡(luò). 答:握手(就緒/應(yīng)答). ,實(shí)現(xiàn)總線數(shù)據(jù)的定時(shí)規(guī)則叫 .答:總線仲裁,總線協(xié)議. ,即單位時(shí)間內(nèi)總線傳輸數(shù)據(jù)的能力.答:數(shù)據(jù)傳輸速率. 技術(shù)可使不同的信號在同一條信號線上傳輸,分時(shí)使用.答:復(fù)用. . 答:實(shí)現(xiàn)總線數(shù)據(jù)傳輸?shù)亩〞r(shí)規(guī)則. . 答:總線接口. , 和電氣特性.答:物理特性,功能特性. 問題. 答:總線控制權(quán) ,理論上可使一臺PC機(jī)連接的外設(shè)多達(dá) 臺.答:集線器(HUB),127臺.,它是提供 專用的,它在 與系統(tǒng)內(nèi)存之間提供了一條直接訪問的途徑.答:圖形加速卡,圖形卡.,總線可分為 , 和 .任何類型的計(jì)算機(jī)總線都包括這三種總線.答:數(shù)據(jù),地址,控制總線.,若時(shí)鐘頻率為100MHz,.解:時(shí)鐘頻率為100MHz,所以5個(gè)時(shí)鐘周期=5100μs=數(shù)據(jù)傳輸率=16bit/=40106字節(jié)/秒2.⑴某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù),若一個(gè)總線周期等于一個(gè)時(shí)鐘周期,總線頻率為33MHz,問總線帶寬是多少 ⑵若一個(gè)總線周期中并行傳送64位數(shù)據(jù),總線時(shí)鐘提高為66MHz,問總線帶寬是多少 ⑶分析影響帶寬的有哪些因素 解:⑴設(shè)帶寬用Dr表示,總線時(shí)鐘周期用T=1/f 表示,一個(gè)總線周期傳送的數(shù)據(jù)量用D表示,根據(jù)定義可得Dr=D/T=Df=4B33106/S=132MB/S⑵因?yàn)?4位=8B,所以Dr=D/T=Df=8B66106/S=528MB/S⑶總線帶寬是總線能提供的數(shù)據(jù)傳送速率,通常用每秒傳送信息的字節(jié)數(shù)(或位數(shù)):總線寬度,傳送距離,總線發(fā)送和接收電路工作頻率限制及數(shù)據(jù)傳送形式.,若每秒可傳輸20個(gè)數(shù)據(jù)幀,一個(gè)數(shù)據(jù)幀包含1個(gè)起始位,7個(gè)數(shù)據(jù)位,.解:波特率=(1+7+1+1)20=200b/s,比特率=207=140b/s.若某總線有143根信號線，其中數(shù)據(jù)線32根，地址總線32根，控制總線79根，問該總線的寬度是多少?傳輸率是多少?解:Dr = D/T = D 1/T = Df = *4B/S=13．比較通道、DMA、中斷三種基本I／O方式的異同點(diǎn)。 中斷處理過程：第一個(gè)關(guān)中斷目的是：進(jìn)入不可再次響應(yīng)中斷的狀態(tài)第一個(gè)開中斷目的是：進(jìn)入不可再次響應(yīng)中斷的狀態(tài)第二個(gè)關(guān)中斷目的是：為了在恢復(fù)現(xiàn)場不被中斷打斷。串行接口:設(shè)備和接口間的數(shù)據(jù)是一位一位串行傳送的，而接口和主機(jī)之間是按字節(jié)或字并行傳送。10．一個(gè)中斷向量對應(yīng)一個(gè) 中斷服務(wù)子程序的入口地址 。A．硬件中斷 B．軟件中斷C．可屏蔽中斷 D．不可屏蔽中斷4．禁止中斷的功能可由 B 來完成。與快表相對應(yīng)，存放在主存儲器中的頁表稱為慢表。例:已知某系統(tǒng)采用頁式虛擬存儲器方案, 某程序中一條指令的虛地址是:000001111111100000, 該程序的頁表起始地址是0011, 頁面大小是1K, 頁表中有關(guān)單元最后4位是實(shí)頁號?！?虛擬地址由段號和段內(nèi)地址組成。（2）全相聯(lián)映像全相聯(lián)映像方式是最靈活但成本最高的一種方式。 通常用“命中率”來測量cache的效率。 存儲器的分類—按在計(jì)算機(jī)中的作用分：主存儲器：和CPU直接交換信息。答：驅(qū)動(dòng)器、控制器、盤片。答：直接映象、全相聯(lián)映象、組相聯(lián)映象，組相聯(lián)映象。 常見的主存到Cache的地址映像方式有： B) Cache 答：錯(cuò)誤。216。（2）水平型微指令執(zhí)行一條指令時(shí)間短，垂直型微指令執(zhí)行時(shí)間長。 一般計(jì)算機(jī)指令系統(tǒng)是固定的，所以實(shí)現(xiàn)指令系統(tǒng)的微程序也是固定的，于是控制存儲器可以用只讀存儲器實(shí)現(xiàn)。 CPU每取出并執(zhí)行一條指令，都要完成一系列的操作，這一系列操作所需的時(shí)間通常叫做一個(gè)指令周期。 微周期：執(zhí)行一條微指令所需的時(shí)間。9．任何指令的第一個(gè)周期一定是 取址周期 。 指令操作碼譯碼3．程序計(jì)數(shù)器PC在 B 中。 B 機(jī)器周期 指令流水線中，不同的指令在指令流水的不同功能段中可以（D ）A）順序 C）指令寄存器 （1）若雙操作數(shù)為15條，無操作數(shù)為64條，問單操作數(shù)最多可以有多少條？（2）若若雙操作數(shù)為15條，單操作數(shù)為62條，問無操作數(shù)最多可以有多少條？解：（1）((2415）26x)26=64 x=63（條） (2) ((2415）2662)26=128 (條)設(shè)系統(tǒng)指令長16位，每個(gè)操作數(shù)的地址碼長４位，共有11條三地址指令，７２條二地址指令，６４條零地址指令。，有效地址= (變址寄存器) + (基址寄存器)*+ 地址碼A。 B 磁帶 設(shè)寄存器R的內(nèi)容(R)=1000H，內(nèi)存單元1000H的內(nèi)容為2000H，內(nèi)存單元2000H的內(nèi)容為3000H，PC的值為4000H，采用相對尋址方式，形式地址為2000H的操作數(shù)是（C ）A）1000H 在相對尋址方式中，若指令中的地址碼為X，則操作數(shù)的地址為（B ）A）X ，故需配置再生電路 因此，容量不大的高速存儲器大多用靜態(tài)RAM實(shí)現(xiàn)，如高速緩存（Cache）。14而靜態(tài)RAM的存儲信息是不易失的 1EPROM是指(D ) 若Cs無電荷，則數(shù)據(jù)線上無電流，可視為讀出“0”。 C）磁盤 B) 依靠定時(shí)刷新保存信息C）依靠讀后再生保存信息 由于它與靜態(tài)RAM相比，具有集成度更高、功耗更低等特點(diǎn)，因此目前被各類計(jì)算機(jī)廣泛應(yīng)用。 B 硬盤 光盤存儲器C。D。 　　　1）地址的總位數(shù)增加，總存儲器字容量增加。 下列說法不正確的是（　C?。〢）變址尋址時(shí)，有效數(shù)據(jù)存放在主存。 B) 棧底 1移位操作中移出的位存入（C?。〢零標(biāo)志位 C 符號位填1，并順序右移一位，最低位移入進(jìn)位標(biāo)志位。滿足整數(shù)邊界原則二、填空題　指令系統(tǒng)　。1）操作數(shù)在寄存器中2）操作數(shù)的地址在寄存器中。 C）控存 C）增加了從IR中讀微指令的時(shí)間。 B。? A．指令周期 B．機(jī)器周期 C．節(jié)拍周期 D．時(shí)鐘周期二、填空題根據(jù)設(shè)計(jì)方法不同，控制器分為　　微程序控制器　　　　和　 組合邏輯控制器　　　　　　兩種。 指令操作碼 通過 譯碼 產(chǎn)生的。其二是由轉(zhuǎn)移類指令形成轉(zhuǎn)移地址送往PC。T賴關(guān)系，這種關(guān)系影響指令的執(zhí)行。 指令執(zhí)行過程：取指、計(jì)算地址、取操作數(shù)、運(yùn)算送結(jié)果。其特點(diǎn)是一條微指令中定義并執(zhí)行多個(gè)并行操作微命令。因此，近年來在某些超高速新型計(jì)算機(jī)結(jié)構(gòu)中，又選用了硬布線控制器，或與微程序控制器混合使用216。4．動(dòng)態(tài)RAM和靜態(tài)RAM都是易失性半導(dǎo)體存儲器。 A、Cache與寄存器組 B、Cache與輔存C、主存與輔存 D、高速緩沖存儲器與外存計(jì)算機(jī)的外圍設(shè)備是指（D?。〢 輸入輸出設(shè)備 C）由色塊組成 A．地址指定方式 B．堆棧存取方式C．內(nèi)容指定方式 D．地址指定與堆棧存取方式結(jié)合8．某SRAM芯片，其容量為1K8位，加上電源端和接地端后，該芯片的引出線的最少數(shù)目應(yīng)為 D 。 三種。）打印機(jī)。7．虛擬存儲器指的是 層次，它給用戶提供了一個(gè)比實(shí)際 空間大得多的 。頁式存儲器的邏輯地址由頁號和頁內(nèi)地址兩部分組成，若頁面大小為4KB，地址轉(zhuǎn)換過程如圖所示，圖中邏輯地址8644用十進(jìn)制表示，經(jīng)頁表轉(zhuǎn)換后，該邏輯地址的物理地址（十進(jìn)制）是多少？提示：把邏輯地址轉(zhuǎn)換成二進(jìn)制來做。? Cache高速緩沖存儲器，它在高速的CPU與慢速的RAM(主存MM)起緩沖的作用。主存的任一塊只能映像到cache的固定塊中。 先進(jìn)先出算法（FIFO）：即按進(jìn)入cache的先后決定淘汰順序。 頁式管理的地址變換：虛存地址到主存實(shí)地址的變換是由放在主存中的頁表來實(shí)現(xiàn)。知識點(diǎn)：在虛擬存儲器中有三個(gè)地址空間，一是虛擬地址空間，也稱虛存空間或虛擬存儲器空間，它是應(yīng)用程序員用來編寫程序的地址空間，這個(gè)地址空間非常大。T5．中斷方式一般適合于隨機(jī)出現(xiàn)的服務(wù)。9．在中斷服務(wù)中，開中斷的目的是允許 響應(yīng)更高級別的中斷 。1　 A1，A2，A3，A4，A52　 A4，A5，A3，A2，A1216。 中斷分類：1）硬件中斷與軟中斷由硬件請求信號引發(fā)中斷；由軟中斷指令引發(fā)中斷2）外中斷與內(nèi)中斷外中斷是由處理機(jī)外部引起的中斷(如設(shè)備中斷等) 。該地址稱為斷點(diǎn)。216。 中斷控制過程的實(shí)質(zhì):是執(zhí)行一段與中斷源相應(yīng)的中斷服務(wù)子程序。表(a)中各級中斷程序的屏蔽位應(yīng)如何設(shè)置(設(shè)“0”為允許，“1”為屏蔽)?解：（1）中斷程序的屏蔽位設(shè)置見表（2）請按圖所示時(shí)間軸給出的設(shè)備中斷請求時(shí)刻，畫出CPU執(zhí)行程序的軌跡。禁止CPU響應(yīng)中斷 T7．CPU在響應(yīng)中斷后可立即響應(yīng)更高優(yōu)先級的中斷請求（不考慮中斷優(yōu)先級的動(dòng)態(tài)分配）。與這三個(gè)地址空間相對應(yīng)，有三種地址，即虛擬地址（虛存地址、虛地址）、主存地址（主存實(shí)地址、主存物理地址、主存儲器地址）和磁盤存儲器地址（磁盤地址、輔存地址）。用主存頁面地址作為實(shí)（主）存地址的高字段，與虛存地址的頁內(nèi)地址字段相拼接，就產(chǎn)生了完