【正文】 會需求過程，結合所學過的理論知識，使認識向深化發(fā)展。各指導教師應將課題的提出背景、目的、意義及預期成果向學生作一簡要介紹，學生根據(jù)自己的情況在教師指導下選題。 課題的確定程序及學生選題 （ 1）課題確定程序為： ①指導教師在深入實際調(diào)查研究的基礎上，結合自身研究開發(fā)實際提出課題，并填寫《畢 ②經(jīng)教研室（課題組）主任初審后，由院系組織同行專家評審，并報送院系主任批準； （ 2）學生的選題。 完成 第 8學期 14周 第 教研室（課程組）、院系 6 院系部將畢業(yè)設計 (論文 )成績 前 院 系 主任 處 學校畢業(yè)設計 (論文 )復答辯 8 院系組織優(yōu)秀畢業(yè)設計(論文 )評選，按教務處要 第 8 學期 17周 指 導 教師、院系主任 畢業(yè)設計 (論文 )按有關要求存檔 畢業(yè)設計 (論文 )選題 選題的基本原則 選題是搞好畢業(yè)設計 (論文 )的前提，對畢業(yè)設計 (論文 ) 5 大學 畢業(yè)設計（論文）簡明指導手冊 （ 1）課題必須符合本專業(yè)的培養(yǎng)目標及教學基本要求。教務處隨機進 行進行抽查。 3 大學 畢業(yè)設計（論文）簡明指導手冊 畢業(yè)設計 (論文 )教學各階段流程 表 1 畢業(yè)設計 (論文 )教學各階段流程 指導教師上報課 1教研室 (課程組 )召開會議進行課題審查、論證（要求紀錄 院系（學術委員會）或邀請校外專家對教研室上報課題進行評 對學生公布課題，并確保一名學生做一個課題（或子課題 院系匯總 通過評審的課題，并作為教學執(zhí)行計劃報教務 指導教師指導學生查閱相關文獻（包括一定數(shù)量的外文文獻 2 畢業(yè)生就課題撰寫開題報告，開題報告包括以下內(nèi)容 、實驗方 （或階段性結果 開題報告答辯（各院系制定答辯辦法，報教務處備案 中期檢查，院系制定檢查方 檢查形 （含工作進展情況、存在問題、下一步計劃安排等 ，學生進行答 檢查 組對學生的工作作出檢查結 ，提出意見或建 終止畢業(yè)設計（ 院系向教務處報中期檢查工作總 4 畢業(yè)答辯及成績評定按 “大學 本科畢業(yè)設計（論文）工作規(guī)范 ”進 行 4 大學 畢業(yè)設計（論文）簡明指導手冊 畢業(yè)設計 (論文 )程序安排表 內(nèi) 容 教研室（課程組）確定指導 調(diào)研、選題，填寫選題審批表；院系畢業(yè)設計（論文）領導小組審批選題； 負 責 人 以適當形式向學生公布課題、學生選題（指導教師選題必 以前 2 匯總選題，編制畢業(yè)設計(論文 )教學執(zhí)行計劃報教務處 第 7 學期 15周前 院 系 主任、教學秘書 3 完成畢業(yè)實習 (畢業(yè)調(diào)研 )報告及外文翻譯、開題報告。然后，通過開發(fā)研究的成果應用于生產(chǎn)實際，為社會服務。 通過畢業(yè)論文的教學過程，培養(yǎng)學生探求未知、探索真理的科學精神，以及優(yōu)良的科學品質與科學素養(yǎng)；培養(yǎng)學生從事科學研究的基本能力。教學與教育功能 畢業(yè)論文教學過 程是高等學校培養(yǎng)計劃的重要組成部分，是學生畢業(yè)前提交的一份具有一定理論與實際價值的學術論文。畢業(yè)論文是在指導教師指導下獨立完成的。畢業(yè)論文具有時間的限定性及學業(yè)的規(guī)定性。畢業(yè)論文課題的確定，首先要符合教學基本要求，同時也要兼顧科學研究實際需要，緊密聯(lián)系實際。社會功能 畢業(yè)設計課題來源于 實際，畢業(yè)設計成果直接或間接為經(jīng)濟建設服務，為生產(chǎn)、科研服務，為社會服務，以實現(xiàn)畢業(yè)設計的社會功能。在畢業(yè)設計階段，通過畢業(yè)設計教學與教育功能的實現(xiàn)，有益于學生科學的智能結構的形成及綜合素質的全面培養(yǎng)。教學與教育功能 畢業(yè)設計教學過程是高等院校培養(yǎng)計劃的重要組成部分；是進行設計科學教育，強化工程意識，接受工程基本訓練，提高工程實踐能力的重要培養(yǎng)階段；是培養(yǎng) 優(yōu)良的思維品質，進行綜合素質教育的重要途徑。 畢業(yè)設計 (論文 )的特點與功能 （ 1）畢業(yè)設計的特點與功能 ①畢業(yè)設計的特點 高等院校學生畢業(yè)設計具有設計內(nèi)容的科學性、設計思想的新穎性、設計表述的規(guī)范性、設計條件的約束性、設計過程的綜合性、設計結果的實用性等工程設計的特點外，還具有畢業(yè)設計任務的確定首先考慮教學基本要求、畢業(yè)設計時間的限定性及學業(yè)的規(guī)定性、畢業(yè)設計是在指導教師指導下獨立完成的等特點。畢業(yè)論文表明作者在科學研究工作中取得的新成果或提出的新見解，并表明作者具有的科研能力與學識水平。 畢業(yè)設計 (論文 )的基本概念 （ 1） 畢業(yè)設計的內(nèi)涵 畢業(yè)設計是高等學校應屆畢業(yè)生，畢業(yè)前接受課題任務，所進行的設計過程，并取得其設計成果。 參考文獻 吳冬梅 張玉杰 北京大學出版社 DSP技術及應用 戴明楨 周建江 北京航天航空大學出版社 TMS320C54X DSP結構、原理及應用 王安民 陳明欣 清華大學出版社 TMS320C54X XDSP實用技術 蘇濤 .DSP實用技術 .西安 :西安電子科技大學出版社 本科畢業(yè)設計（論文） 簡明指導手冊 1 畢業(yè)設計 (論文 )總論 概 述 高等院校的畢業(yè)設計 (論文 )教學過程是實現(xiàn)本科培養(yǎng)目標及規(guī)格的重要培養(yǎng)階段。 在做課設的過程中遇到了很多問題，讓自己頭疼好一陣。 } 六、 心得體會 通過 本 課程設計， 鍛煉 了 自己 查閱資料、方案比較、 運用知識 的能力。uWork++)。 for(uWork=0。 if(k=0x200) { K=0。 *(ptr+0x200+k)=uWork。 uWordamp。 *(ptr+k)=uWork。 uWordamp。 while(1)。 AD_SEL=6。 TCR=0X422。 TIM=0。 IMR=0x8。 PMST=jamp。i++) *(ptr+i)=0。 for(i=0。 k=0。 main() { int i,j。 int *ptr,k。 程序流程圖 程序代碼： defineTIM*（ int*） 0x24 ； definePRD*（ int*） 0x25 defineTCR*（ int*） 0x26 defineIMR*（ int*） 0x0 defineIFR*（ int*） 0x1 definePMST*（ int*） 0x1d Ioport unsigned int port0003,port0004,port0002。 本程序采用定時器啟動采樣開始的中斷程序設計，定時器設置采樣時間 （ 64us），采樣通道設置為 A0和 A1。一般采用中斷方式啟 動轉換或保存結果，這樣在 CPU 忙于其他工作時可以少占用處理時間。在 DAC7625 的輸出端，為了增加輸出功率，連接一個運放 TLC2274，輸出范圍 0~+5V。 圖五、 數(shù)模轉換系統(tǒng)的電路原理圖 DSP 輸出數(shù)字信號通過總線傳輸至 DAC7625,由于 TMS320VC5416 與 DAC7625 的信號電平不同。配置 FSR、 FSX、CLKR、 CLKXY引腳為輸入還是輸出以及它們的極性；配置傳輸數(shù)據(jù)是單相位還是雙相位幀同步；配置每幀所包含的數(shù)據(jù)個數(shù)；配置傳輸數(shù)據(jù)的字寬（若為雙相位幀同步，每一相位對應的字寬可設為不一樣）； 配置第一個幀同步之后的幀同步是否被忽略；配置數(shù)據(jù)位的延遲；配置數(shù)據(jù)的符號擴展方式；配置所選擇的傳輸通道；若采用內(nèi)部產(chǎn)生時鐘和幀同步信號，還需要 對時鐘和幀同步產(chǎn)生器進行配置。串口接收數(shù) 據(jù)的原理與發(fā)送基本類似， 區(qū)別是數(shù)據(jù)移動方向相反，并且多通道串口的接收帶三個緩沖器。 接 收 移 位寄 存 器接 收 緩 沖寄 存 器μ 律 或A 律 擴 展μ 律 或A 律 壓 縮接 收 寄存 器發(fā) 送 移 位寄 存 器發(fā) 送 寄存 器R XD X外設總線 圖四、 接口原理圖 在發(fā)送數(shù)據(jù)時，首先將要發(fā)送的數(shù)據(jù)寫到發(fā)送寄存器中，若發(fā)送移位寄存器為空（說明上一次發(fā)送的數(shù)據(jù)已經(jīng)由 DX引腳送出）， 則將發(fā)送寄存器中的數(shù)據(jù)拷貝到發(fā)送移位寄存器中；然后在發(fā)送幀同步 FSX和發(fā)送時鐘 CLKX 的作用下，將發(fā)送移位寄存器中的數(shù)據(jù)逐位移到 DX引腳輸出。它的主要特點如下：全雙工的串行通信；連續(xù)的發(fā)送和接收數(shù)據(jù)流功能；具有外部時鐘輸入或內(nèi)部可編程時鐘兩種時鐘控制方式；可獨立編程的發(fā)送和接收幀同步；多通道數(shù)據(jù)傳輸 （最多可達 128個通道） ； 可選的數(shù)據(jù)寬度： 1 1 2 32位；用于數(shù)據(jù)壓縮的 μ 律和 A律壓縮擴展；可編程的時鐘和 幀同步極性。由于 MCBSP內(nèi)帶有一個可編程的采樣和幀同步時鐘產(chǎn)生器，所以串口接收、發(fā)送時鐘和幀同步等信號既可由內(nèi)部產(chǎn)生，也可以由外部輸入。 DAC7625與 TMS320VC5416接口設計 TMS320VC5416片上提供 3個 MCBSP口，該串行口是一種高速、同步、帶緩沖的串行接口，它支持多種通信方式，在硬件連接上可以配置為 SPI接口，該串口可以根據(jù)設計者的不同需求方便的與其它器件接口。當 AD7864被片選，且 RW為高時，就可以從 AD7864 讀取數(shù)據(jù)，此時 AD7864 的寫信 號必須為高電平。此時可以對 AD7864進行讀寫操作， AD7864的地址為 7FFF。 DSP的 I/O空間選擇信號引腳和地址線 A15的邏輯組合作為 AD7864的片選信號。 AD7864 的 12 位數(shù)據(jù)線 DB0DB11 經(jīng)過緩存與 DSP數(shù)據(jù)線的低 12位 D0D11相連， DSP 另外高 4位則始終為邏輯低；對于正數(shù)， 這種數(shù)據(jù)擴展不會產(chǎn)生影響，而對于負數(shù)，則需要在軟件上進行一定的處理。 AD7864的軟硬選擇信號 /S SEL置低，這時被選擇的轉換通道就由硬件通道信號的狀態(tài)來決定，由于需要對 4路信號進行采樣，所以把全部置高，即 4路通道全部選通。當所有通道數(shù)據(jù)均讀取后，內(nèi)部鎖存器指針自動復位 (指向存放第一個轉 換結束的數(shù)據(jù)鎖存器 )。所有通道轉換結束后，當讀信號和片選信號有效時，就可以并行地從數(shù)據(jù)總線上讀取數(shù)據(jù)。轉換結束信號在被選擇的通道中每一個通道轉換結束時均有效。其具體工作過程如下： 當轉換起始信號有效時 (上升沿 )，所有采樣保持器進入保持狀態(tài)，開始對選擇的通道采樣。轉換后讀取數(shù)據(jù)是在全部通道均轉換結束后，才讀取數(shù)據(jù)。 DSP選用 TI公司的 TMS320C54 AD7864轉換后的數(shù)據(jù)讀取有兩種方法，即轉換中讀取數(shù)據(jù)和轉換后讀取數(shù)據(jù)。 DSP與 AD7864的接口電路 AD7864 具有片內(nèi)時鐘、讀寫允許邏輯、多種通道選擇方式以及內(nèi)部精確的 參考電壓，這使得其與高速處理器的接口變得非常簡單。 C54x對這類中斷總是響應的，并從主程序轉移到中斷服務程序。第二類：非屏蔽中斷。當同時有多個硬件中斷出現(xiàn)時，將按照優(yōu)先級的高低進行處理，按優(yōu)先級可以將中斷 分為兩類：第一類：可屏蔽中斷。這種硬件中斷又有兩種形式：（ 1）受外部中斷口信號觸發(fā)的外部中斷信號。 C54x既支持軟件中斷，也支持硬件中斷： 軟件中斷：由程序指令（ INTR， TRAP、 RESET）觸發(fā)的中斷信號。中斷信號使DSP 暫停正在執(zhí)行的程序，并轉移執(zhí)行中斷服務程序。 C54x具有高速全雙工串行接口，用來與其它 ‘C54x 器件、編碼解碼器、串行 A/D等器件連接。片內(nèi)存儲器：不需要插入等待狀態(tài)，成本低，功耗?。黄獯鎯ζ鳎捍鎯臻g大。 DSP內(nèi)部集成了 DARAM、 SARAM和 ROM，用戶可以將雙存取 RAM(DARAM)和單存取 RAM(SARAM)配置為數(shù)據(jù)存儲器或程 /數(shù)據(jù)存儲器。數(shù)據(jù) 存儲空間 (64K)存放需要程序處理的數(shù)據(jù)或程序處理后的結果，可使用片內(nèi)或片外的 RAM和 ROM來構成。 C54x有三個狀態(tài)和控制寄存器，分別為：狀態(tài)寄存器 ST0 (MMR:06h)，狀態(tài)寄存器 ST1 (MMR:07h)，處理器工作方式狀態(tài)寄存器 PMST (MMR:1Dh) C54X的尋址空間： C54x系列 DSP存儲器分為三個獨立選擇的空間 。 C54x程序存儲區(qū)有片內(nèi) ROM 、 DARAM、 SARAM ，這些區(qū)域可以通過軟件配置到程序空間。 依賴其并行的工藝特性和片上 RAM 雙向訪問的性能，在一個機器周期內(nèi)， C54x 可以執(zhí)行 4 條行并行存儲器操作：取指令，兩操作數(shù)讀，一操作數(shù)寫。 (3)l 桶型移位器，可產(chǎn)生 0到 31比特的 左移或 0 到16比特的右移。 TMS320c54CPU結構： (1) l40比特的 ALU ，其輸入來自 16 比特立即數(shù)、 16比特來自數(shù)據(jù)存儲器的數(shù)據(jù)、暫時存儲器、 T中的 16比特數(shù)、數(shù)據(jù)存儲器 中兩個 16比特字、數(shù)據(jù)存儲器中 32比特字、累加器中 40 比特字。 圖二、 AD7864