word版可編輯-eda課設(shè)電子琴設(shè)計精心整理doc-文庫吧資料
2025-07-21 11:33本頁面
【正文】 后此時該按鍵對應(yīng)引腳輸入高電平，故可利用“01000000”這種形式來表示哪個按鍵按下，而不同按鍵對應(yīng)不同頻率輸出。 constant xi : std_logic_vector(12 downto 0) := 0011111101000。 constant suo : std_logic_vector(12 downto 0) := 0100111110111。constant mi : std_logic_vector(12 downto 0) := 0101111011010。程序中定義8個常數(shù)來作為計數(shù)對應(yīng)值：constant duo : std_logic_vector(12 downto 0) :=0111011101110。在程序里可以對20M時鐘頻率進行分頻來得到所需頻率而發(fā)出不同音調(diào)。1分別對應(yīng)的頻率分別為2616HZ、2936HZ、3295HZ、(5) 版圖生成 用相應(yīng)的軟件處理后，就可以拿去制版?？蓪﹂T級電路的延時、定時狀態(tài)、驅(qū)動能力等進行仿真。(4) 門級模擬對電路用VHDL。(2) 功能級模擬用VHDL，模擬器對編輯后的程序進行模擬，如果達不到設(shè)計要求，則可以重新修改程序，直到通過功能模擬。(4) VHDL對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標器件是什么，而進行獨立的設(shè)計。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn)。(2) VHDL豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進行仿真模擬。武漢理工大學(xué)《電子線路EDA》課程設(shè)計(1) 與其他的硬件描述語言相比，VHDL具有更強的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。對于用VHDL完成的一個確定的設(shè)計，可以利用EDA工具進行邏輯綜合和優(yōu)化，并自動的把VHDL描述的設(shè)計轉(zhuǎn)變成門級網(wǎng)表。VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了它具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能。這些模塊可以預(yù)先設(shè)計或使用以前設(shè)計中的存檔模塊，將這些模塊存放到庫中，就可以在以后的設(shè)計中進行復(fù)用，可以使設(shè)計成果在設(shè)計人員之間進行交流和共享，減少硬件電路設(shè)計。VHDL語言易于共享和復(fù)用。因而設(shè)計人員用VHDL進行設(shè)計時，不需要考慮選擇器件得問題，就可以集中精力進行設(shè)計的優(yōu)化。因為VHDL易讀和結(jié)構(gòu)化且易于修改設(shè)計所以在硬件電路設(shè)計過程中， VHDL語言得到廣泛應(yīng)用。VHDL還支持多種設(shè)計方法，既支持自底向上的設(shè)計，又支持自頂向下的設(shè)計；既支持模塊化設(shè)計，又支持層次化設(shè)計。VHDL語言可以用簡潔明確的源代碼來描述復(fù)雜的邏輯控制，它具有多層次的設(shè)計描述功能，層層細化，最后可直接生成電路級描述。當(dāng)按下不同按鍵時，蜂鳴器發(fā)出不同頻率聲響，來實現(xiàn)簡易電子琴功能。為了進一步了解計算機組成原理與系統(tǒng)結(jié)構(gòu)，深入學(xué)習(xí)EDA技術(shù)，用VHDL語言去控制將會使我們對本專業(yè)知識可以更好地掌握。武漢理工大學(xué)《電子線路EDA》課程設(shè)計1設(shè)計簡介 課程設(shè)計的目的鞏固和運用所學(xué)課程，理論聯(lián)系實際，提高分析、解決計算機技術(shù)實際問題的獨立工作能力，通過對一個簡易的八音符電子琴的設(shè)計，進一步加深對計算機原理以及數(shù)字電路應(yīng)用技術(shù)方面的了解與認識，進一步熟悉數(shù)字電路系統(tǒng)設(shè)計、制作與調(diào)試的方法和步驟。VHDL是英文全名是VHSIC(Very High Speed Integrated Circuit) Hardware Description Language,是硬件描述語言的業(yè)界標準之一。硬件描述性語言HDL是EDA技術(shù)的重要組成部分，常見HDL的有VHDL、HDL、ABEL、Verilog、AHDL、SystemC等。EDA技術(shù)使設(shè)計者的工作僅局限于利用軟件的方式來完成對系統(tǒng)硬件功能的實現(xiàn)，可以說EDA技術(shù)的產(chǎn)生與發(fā)展是電子設(shè)計技術(shù)的一個巨大進步。 VHDL language武漢理工大學(xué)《電子線路EDA》課程設(shè)計緒論EDA是電子設(shè)計自動化(Electronic Design Automation)的縮寫。 the quartus。通過老師的指導(dǎo)和自己的學(xué)習(xí)完成了預(yù)想的功能。采用EDA作為開發(fā)工具，VHDL語言為硬件描述語言，QUARTUS作為程序運行平臺，所開發(fā)的程序通過調(diào)試運行、波形仿真驗證，初步實現(xiàn)了設(shè)計目標。作為一個學(xué)電子信息專業(yè)的學(xué)生，我們必須不斷地了解更多的新產(chǎn)品信息，這就更加要求我們對EDA有個全面的認識。設(shè)計一個簡易的八音符電子琴，可以通過按鍵輸入來控制蜂鳴器輸出不同音調(diào)。2012年6月20至6月21日，撰寫實驗報告。2012年6月12日至6月16日，選好課題，學(xué)習(xí)相關(guān)資料，開始課設(shè)。武漢理工大學(xué)《電子線路EDA》課程設(shè)計課程設(shè)計任務(wù)書學(xué)生姓名： 專業(yè)班級：電子科學(xué)與技術(shù)0903班 指導(dǎo)教師： 李成軍 工作單位： 信息工程學(xué)院 題 目: 簡易電子琴設(shè)計初始條件：QUARTUS 軟件， 微機， EDAIV型實驗箱。課題要求：結(jié)合所學(xué)的知識，利用QUARTUS采用VHDL語言設(shè)計樂曲演奏電路，可以演奏8
法律信息相關(guān)推薦
鄂ICP備17016276號-1