【正文】 接口方式，一種是直接接口方式，另一種是掛鉤接口方式。例如取積分時間為50HZ的1倍，即20MS，則晶體頻率F=（2048個時鐘周期）ｘ（58/20MS）=5﹒939MHZ；對于RC振蕩器，則F=（2048個時鐘數(shù)）/20ms=102﹒4KHZ。為了使電路具有抗50串模干擾能力。接成RC振蕩器時，振蕩器頻率為0﹒45/RC（電容不能小于50PF）。OSCSEL（24端）為振蕩器選擇。ICL7109片內有振動器及時鐘電路。模擬信號可差分輸入，分別接入差分輸入高端INHI（35腳）和差分輸入低端INLO（34腳）。如果片內基準源的溫度系數(shù)為80ppm/℃，則環(huán)境溫度變化了3℃就會增加1LSB絕對誤差。這時，補償電壓可直接引入，即將傳感器的輸出端接到模擬輸入高端和模擬公共端之間，只需注意極性即可。但在許多應用中，A/D變換器直接與傳感器相連，測量的絕對電壓輸出并不等于標準量程，這時，只要將基準電壓等于傳感器輸出電壓的一般即可，而不必進行分壓。ICL7109有一個良好的片內基準電壓源，由REFOUT端輸出（29端），可以使用電阻分壓以獲得一個合適的基準電壓。 ICL7109的外部電路連接與元件參數(shù)選擇 ICL7109的外部電路連接 ICL7109外部電路的應用特征ICL7109位雙電源177。 REFIN： 負差分基準輸入端。 REFCAP+： 正差分電容連接端。 INHI： 差分輸入高端。 INT： 積分電容Cint連接端。 V： 負電源，接—5V。SEND： 是輸入信號。輸入高電平，每經(jīng)8192個時鐘脈沖均完成一次轉換。BUFOSCOUT：緩沖振蕩器輸出。OSC IN： 振蕩器輸入OSCOUT：振蕩器輸出OSCSEL： 振蕩器選擇。當輸出高電平脈沖時，轉換器處于 UART方式，并在輸出兩個字節(jié)的數(shù)據(jù)后，返回到直接輸出方式。當輸出低電平信號時，轉換器為直接輸出方式。當MODE為低電平時，它是數(shù)據(jù)輸出的主選通信號，當本腳為 低電平時，數(shù)據(jù)正常輸出；當本腳為高電平時，則所有數(shù)據(jù)輸出端（B1~B12， POL，OR）均處于高阻狀態(tài)。當MODE和CE/LOAD均為高電平時，此信號將作為高位 字節(jié)（B8~B12）以及POL，OR輸出的輔助選通信號；當MODE位高電 平時，此信號將作為高位字節(jié)輸出而用于信號交換方式。當MODE和CE/LOAD均為低電平時，此信號將作為低位 字節(jié)（B1~B8）輸出選通信號；當MODE位高電平時，此信號將作為低位 字節(jié)輸出。OR： 過程量狀態(tài)輸出，高電平表示過程量B1~B12：三態(tài)轉換結果輸出，B12為最高位，B1為最低位TEST： 此引腳僅適用于測試芯片，接高電平時為正常操作，接低電平時則強迫所有 位B1~B12輸出為高電平。各引腳功能如下：GND： 數(shù)字地，0VSTATUS：狀態(tài)輸出，ICL7109轉換結束時，該引腳發(fā)出轉換結束信號。他由時鐘振蕩器、異步通訊握手邏輯、轉換控制邏輯以及計數(shù)器、鎖存器、三態(tài)門組成。模擬電路部分由模擬信號輸入振蕩電路、積分、比較電路以及基準電壓源電路組成。ICL7109最大的特點是其數(shù)據(jù)輸出為12位二進制數(shù)，并配有較強的接口功能，能方便的與各種微處理器相連。 數(shù)據(jù)轉換芯片ICL7109ICL7109是美國Intersil公司生產(chǎn)的一種高精度、低噪聲、低漂移、價格低廉的雙積分式12位A/D轉換器。 ，它由電容C1，C2和晶振Y1構成以內部方式工作的時鐘振蕩電路。 XTAL1振蕩器反相放大器的及內部時鐘發(fā)生器的輸入端。 　　如EA端為高電平（接Vcc端），CPU 則執(zhí)行內部程序存儲器中的指令。欲使CPU 僅訪問外部程序存儲器（地址為0000H—FFFFH），EA 端必須保持低電平（接 　　地）。在此期間，當訪問外部數(shù)據(jù)存儲器，將跳過兩次PSEN信號。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應設置ALE 禁止位無效。 　　如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH 單元的D0 位置位，可禁止ALE 操作。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個ALE 脈沖。 ALE/PROG　　當訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8 位字 　　節(jié)。 RST復位輸入。此時，被外部拉低的P3 口將用上拉電阻輸出電流（IIL）。P3 口輸出緩沖級可驅動（吸收或輸出電流）4 個TTL 邏 　　輯門電路。 Flash 編程或校驗時，P2亦接收高位地址和一些控制信號。 　　在訪問外部程序存儲器或16 位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX DPTR 指令）時，P2 口送出高8 位地址數(shù)據(jù)。 　　與AT89C51 不同之處是， 還可分別作為定時/計數(shù)器2 的外部計數(shù)輸入（）和輸入（）， 　　 表1引腳號功能特性T2，時鐘輸出T2EX（定時/計數(shù)器2） P2 口　 P2 是一個帶有內部上拉電阻的8 位雙向I/O 口，P2 的輸出緩沖級可驅動（吸收或輸出電流）4 個TTL 邏輯 　　門電路。對端口寫“1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口。 在Flash 編程時，P0 口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。作為輸出口用時，每位能吸收電流的 　　方式驅動8 個TTL邏輯門電路，對端口P0 寫“1”時，可作為高阻抗輸入端用。P0~P3 為可編程通用I/O 腳，其功能用途由軟件定義，在本設計中，P0 端口（32~39 腳）被定義為N1 功能控制端口，分別與N1的相應功能管腳相連接，13 腳定義為IR輸入端，10 腳和11腳定義為I2C總線控制端口，分別連接N1的SDAS（18腳）和SCLS（19腳）端口，12 腳、27 腳及28 腳定義為握手信號功能端口，連接主板CPU 的相應功能端，用于當前制式的檢測及會聚調整狀態(tài)進入的控制功能。RST/Vpd（9 腳）為復位輸入端口，外接電阻電容組成的復位電路。功能包括對會聚主IC 內部寄存器、數(shù)據(jù)RAM及外部接口等功能部件的初始化，會聚調整控制，會聚測試圖控制，紅外遙控信號IR的接收解碼及與主板CPU通信等?！　?（1）、兼容MCS51指令系統(tǒng) 　?。?）、8k可反復擦寫(大于1000次）Flash ROM； 　?。?）、32個雙向I/O口； 　　（4）、256x8bit內部RAM； 　　（5）、3個16位可編程定時/計數(shù)器中斷； 　?。?）、時鐘頻率024MHz； 　?。?）、2個串行中斷，可編程UART串行通道； 　?。?）、2個外部中斷源，共8個中斷源； 　?。?）、2個讀寫中斷口線，3級加密位； 　?。?0）、低功耗空閑和掉電模式，軟件設置睡眠和喚醒功能； （11）、有PDIP、PQFP、TQFP及PLCC等幾種封裝形式，以適應不同產(chǎn)品的需求。N/m。mm傳遞功率：P=Tn/9550= x 3000 / 9550= Pc=KgP Kg—工作情況系數(shù)，查機械設計手冊第二版上冊表1026可得KA= Pc==(W) m查機械設計手冊第二版上冊圖1010，確定同步帶輪的模數(shù)為m=2。根據(jù)前面的計算知減速器的減速比為 i=30 根據(jù) 由減速比可知輸出轉速