最新存儲(chǔ)系統(tǒng)擴(kuò)展設(shè)計(jì)-文庫(kù)吧資料
2025-07-06 02:42本頁(yè)面
【正文】 到數(shù)據(jù)緩存器，再經(jīng)過(guò)數(shù)據(jù)總線送到CPU。 存儲(chǔ)器讀寫(xiě)程序 存儲(chǔ)器讀寫(xiě)分析存儲(chǔ)器“讀”操作工作過(guò)程：（1） 送地址——CPU通過(guò)地址總線將地址送入地址總線寄存器，并進(jìn)行譯碼。真值表如表 4所示。當(dāng)選通端（G1）為低電平，可將地址端（A、B）的二進(jìn)制編碼在一個(gè)對(duì)應(yīng)的輸出端以低電平譯出。621024的引腳圖如圖1所示：圖5 621024管腳圖表3 621024管腳意義管腳符號(hào)A0 ~A16I/O0~I/O7 意義地址線雙向數(shù)據(jù)線片選線1片選線2寫(xiě)允許線讀允許線、的共同作用決定了芯片的運(yùn)行方式，如表4所示。因此，SRAM工作穩(wěn)定，不必外加刷新電路，使用方便。引出端符號(hào)： D0～D7 數(shù)據(jù)輸入端 OE 三態(tài)允許控制端（低電平有效） LE 鎖存允許端 Q0～Q7 輸出端圖2 74LS373管腳圖圖3 74LS373內(nèi)部結(jié)構(gòu)圖表1 74LS373真值表DNLEOEQNHHLHLHLLXLLQ0XXH高祖態(tài) 存儲(chǔ)器擴(kuò)展電路 存儲(chǔ)擴(kuò)展電路原理圖圖4 存儲(chǔ)電路電路圖試驗(yàn)中共用了8個(gè)621024（128K*8位）芯片，每行兩個(gè)為一組，其中一片存儲(chǔ)第八位信息，接CPU數(shù)據(jù)線的D0~D7；另一片存儲(chǔ)高八位信息，接CPU數(shù)據(jù)線的D8~D15，如圖連接，十七根地址線（A1~A17）分別與八個(gè)SRAM連接，片選信號(hào)由A18，A19產(chǎn)生，由A0和選擇偶片或者奇片RAM工作，表2給出了A0和邏輯組合所對(duì)應(yīng)的8086CPU不同類型的數(shù)據(jù)操作。當(dāng) LE 端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400mV。當(dāng)鎖存允許端 LE 為高電平時(shí)，Q 隨數(shù)據(jù) D 而變。當(dāng)三態(tài)允許控制端 OE 為低電平時(shí)，Q0～Q7為正常邏輯狀態(tài)，可用來(lái)驅(qū)動(dòng)負(fù)載或總線。所以，在8086最小模式系統(tǒng)中，數(shù)據(jù)緩沖器是不必要的。之后，這些管腳才是數(shù)據(jù)線，將數(shù)據(jù)讀出或者寫(xiě)入到存儲(chǔ)器。在8086系統(tǒng)中，地址線和數(shù)據(jù)線是復(fù)用的，這些復(fù)用的管腳在某時(shí)刻只能體現(xiàn)地址線或者數(shù)據(jù)線之一，所以在對(duì)存儲(chǔ)器訪問(wèn)時(shí)，首先要將地址輸出。通過(guò)在總線上掛接上ROM，PAM和I/O接口，就構(gòu)成微機(jī)了。最小模式是單機(jī)系統(tǒng)，系統(tǒng)中所需要的控制信號(hào)全部由8086 CPU本身直接提供；最大系統(tǒng)可以構(gòu)成多處理系統(tǒng)，系統(tǒng)中所需要的控制信號(hào)由總線控制器8288提供，本次設(shè)計(jì)CPU工作在最小模式下。 本次設(shè)計(jì)要求將存儲(chǔ)器擴(kuò)展到1MB，選擇芯片為621024（128K*8位），它的位數(shù)為8位，需要地址線17根，所以選擇方案為字?jǐn)U展全譯碼法進(jìn)行實(shí)驗(yàn)設(shè)計(jì)。局部譯碼法是將高地址的一部分進(jìn)行譯碼，產(chǎn)生哥哥存儲(chǔ)器的片選。根據(jù)片選信號(hào)產(chǎn)生的方法不同，字?jǐn)U展分為線選法、局部譯碼法和全譯碼法。位擴(kuò)展是指存儲(chǔ)芯片的字?jǐn)?shù)滿足要求而位數(shù)不夠需要對(duì)每個(gè)存儲(chǔ)單
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1