【正文】 2. 添加 IP Core以及用戶定制外設：在 XPS中添加所需的 IP Core，對于 XPS庫中缺少的模塊，需要用戶自行設計。完成設計后，在 XPS中將FPGA 比特流和可執(zhí)行可鏈接格式文件下載，就可以進行目標器件的配置。設計者只需要輸入時鐘時序、重配置信息以及一些應用代碼即可。 XPS提供了行為級、結構級以及定時精確級等三種類型的仿真。簡單的軟件開發(fā)可以在 XPS里完成，而對于更復雜的應用開發(fā)和調試， Xilinx則推薦使用 SDK工具。 XPS主要用來嵌入式處理器硬件系統(tǒng)的開發(fā)。圖 921 為基于 EDK的嵌入式設計的簡化流程圖。 EDK 設計的實現(xiàn)流程 1．基于 EDK 的開發(fā)流程 一個完整的嵌入式設計流程包括硬件設計和調試、軟件設計與調試，各個步驟相對獨立但又相輔相成。 4）安裝完成后，會在桌面以及程序菜單中添加 EDK 的快捷方式。最后進入安裝確認對話框，單擊 ―Install‖按鈕，即可按照用戶的設置自動安裝 ISE。 圖 919 安裝程序的歡迎界面 2）下一個對話框是 Xilinx軟件的授權聲明對話框，如圖 920所示，選中 ―I accept the terms of this software license‖，單擊 ― Next‖后進入注冊碼輸入對話框，輸入正確的注冊碼后，單擊 ― Next‖按鍵后，出現(xiàn)安裝路徑對話框，單擊 ―Browse‖按鍵后選擇自定義安裝路徑，單擊 ― Next‖按鍵繼續(xù)。 EDK 的具體安裝過程如下： 1）將安裝光盤放進 DVD光驅，等待其自動運行（如果沒有自動運行，直接執(zhí)行光盤目錄下的 ），歡迎界面后會出現(xiàn)如圖 919所示的獲取注冊碼對話框，可以通過網(wǎng)站、郵件和傳真方式申請注冊碼。為了更好地使用軟件，至少需要 512M內存， CPU的主頻在 2GHz以上。 3. 其它 EDK 部分 EDK 還包括其它的一些部分，如：用于 Xilinx嵌入式處理器的硬 IP；用于嵌入式軟件開發(fā)的驅動和庫；在 MicroBlaze和 PowerPC 處理器上用于 C/C++軟件開發(fā)的 GNU 編譯器和調試器；有關文檔以及一些工程樣例等。 2. 軟件開發(fā)套件（ Software Development Kit， SDK） SDK 是集成的開發(fā)環(huán)境，基于 Eclipse。 下面對 EDK 的組成模塊進行簡要說明： 1. Xilinx 平臺工作室（ Xilinx Platform Studio， XPS） XPS是用來設計嵌入式處理器系統(tǒng)硬件部分的開發(fā)環(huán)境或 GUI，是系統(tǒng)設計者構建 Xilinx嵌入式系統(tǒng)時必用的工具套件。 2）嵌入式開發(fā)套件（ Embedded Development Kit， EDK） EDK 自帶了許多工具和 IP，可以用來設計完整的嵌入式處理器系統(tǒng)，主要包括Xilinx平臺工作室 XPS和軟件開發(fā)套件 SDK。在這個環(huán)境中，設計者可以進行約束文件的編寫，時序分析，邏輯布局布線以及器件編程等。 Xilinx為了簡化基于 FPGA 的嵌入式開發(fā)流程，提供了功能強大、操作簡單的工具集 ISE和 EDK。 PowerPC 采用 32位地址，其中每一個 PowerPC 都有其系統(tǒng)引導（ boot）區(qū)，地址為 0xFFFF_FFFC，缺省的可用空間為 0xFFFF_0000~0xFFFF_FFFF。典型的 MicroBlaze的 PowerPC的嵌入式系統(tǒng)架構分別如圖 917和圖 918所示。 圖 916 典型的 PowerPC 總線連接示意圖 2．嵌入式系統(tǒng)設計方案 1）系統(tǒng)架構 基于 MicroBlaze和 PowerPC的嵌入式系統(tǒng)和計算器系統(tǒng)類似，滿足馮諾伊曼架構，將應用程序存放在外部非易失存儲器（ Flash或 PROM）中，上電后將其加載到片內 BRAM 或映射到外部的 SDRAM/SRAM 存儲器中。 MicroBlaze典型的總線連接方式如圖 915 所示。 MicroBlaze軟核的系統(tǒng)總線有 LMB、 OPB總線，指令和數(shù)據(jù)分開。 PLB 總線是 PowerPC 的高帶寬總線， 64位數(shù)據(jù)總線寬 度，分離的地址、讀寫數(shù)據(jù)總線，具備分別傳輸?shù)哪芰Α? OPB總線能在不影響 OPB 仲裁器和其余設備的基礎上添加周圍設備，同步于系統(tǒng)時鐘，共享 32位地址總線、 32位數(shù)據(jù)總線，支持主設備和從設備之間單一周期數(shù)據(jù)傳送。根據(jù)對總線的控制，可將外 設分為仲裁設備、主設備、從設備以及主 /從設備（橋）。其中， 函數(shù)， 文件則給出了 sdram存儲器的基地址?；镜?IO讀寫函數(shù)在文件 ，其本質就是簡單的指針賦值語句， 32 比特位寬的讀寫函數(shù)如下所示。例如，突發(fā)模式下 16比特數(shù)據(jù)位寬的 sdram控制器讀寫時序如圖 913和圖 914所示。其中 C_SDRAM_DWIDTH為sdram存儲器的數(shù)據(jù) 寬度， C_SDRAM_AWIDTH為 sdram存儲器的地址寬度，C_SDRAM_BANK_ AWIDTH 為存儲器 BANK的地址。 sdr sdram控制器的內部結構以及與 OPB 總線的接口如圖 912 所示。 sdram控制器的作用就是將 sdram存儲器的初始化、刷新、地址轉換、數(shù)據(jù)讀取等操作封裝起來，讓使用者將其看成系統(tǒng)黑盒，讀數(shù)直接按地址訪問，寫數(shù)直接往目的地址賦值即可。 1） sdr sdram控制器結構 sdr sdram存儲器是動態(tài)同步存儲器的一種，采用單時鐘，其時鐘頻率就是數(shù)據(jù)存儲的頻率，如時鐘信號為 100 或 133 MHz，則數(shù)據(jù)讀寫速率也為 100或 133MHz。 3．外部存儲器控制器 外部存儲器控制器基本涵蓋了目前所有的外部存儲器類型，包括片內 BRAM、sram、 sdr sdram、 ddr sdram、 ddr2 sdram以及 Flash等器件。 XIntc_Acknowledge響應競爭后 Id的中斷源，響應中斷后將清除中斷條件。其中 InstancePtr是 Xintc的對象； Id為中斷源的序號， 0 是最高級別的中斷。 （ 7）特定中斷撤銷函數(shù) void XIntc_Disable (XIntc *InstancePtr, Xuint8 Id)。 XIntc_Enable使能由競爭 ID提供的中斷源，任何一個未決的特定中斷條件將導致一個功能調用。其中 InstancePtr是 Xintc的對象； Id為中斷源的序號， 0 是最高級別的中斷。 （ 5）中斷源撤銷函數(shù) void XIntc_Disconnect (XIntc *InstancePtr, Xuint8 Id)。其中 InstancePtr是 Xintc的對象； Id為中斷源的序號， 0 是最高級別的中斷； Handler是中斷處理程序 ； CallBackRef 是返回參數(shù)，通常為連接驅動器的對象指針。 （ 4）中斷源連接函數(shù) XStatus XIntc_Connect (XIntc *InstancePtr, Xuint8 Id, XInterruptHandler Handler void *CallBackRef)。 （ 3）中斷撤銷函數(shù) void XIntc_Stop (XIntc *InstancePtr)。 XIntc_Start開始中斷控制。返回 m_XST_SUCCESS 表明初始化成功，否則初始化失敗。 XIntc_Initialize用于指定中斷控制模塊，同時初始化中斷結構域、中斷向量表，撤銷中斷源以及中斷輸出使能。所以在GPIO 的用戶代碼中添加下列語句： include ―‖ include ―‖ include ―‖ 中斷控制器的驅動函數(shù)，包含中斷控制器的初始化、使能、撤銷以及清除等函數(shù)。 表 98 中斷 控制器的端口信號 中斷控制器的 OPB 讀寫時序如圖 911所示。通過寄存器的配置，中斷輸入可以通過電平觸發(fā)或沿觸發(fā)，包括高電平觸發(fā)、低電平觸發(fā)、上升沿觸發(fā)和下降沿觸發(fā)。其和 OPB 總線的典型連接方式如圖 910所示。 InstancePtr是 Xgpio 結構體指針； Channel為 GPIO 的通道數(shù)，可選值為 1 或 0。 （ 5）賦值函數(shù) void XGpio_DiscreteWrite (XGpio *InstancePtr, unsigned Channel, Xuint32 Mask)。 XGpio_DiscreteRead 讀寄存器的值。 InstancePtr是 Xgpio 結構體指針； Channel為 GPIO 的通道數(shù)（每個 GPIO模塊有兩個通道），可選值為 1或 2； DirectionMask 是輸入輸出的位標識，對應位的值為 0 表示輸出， 1 表示輸入。 （ 3）數(shù)據(jù)方向設置函數(shù) void XGpio_SetDataDirection (XGpio *InstancePtr, unsigned Channel, Xuint32 DirectionMask)。 該函數(shù)查找唯一標志符 DeviceId所標識的設備配置，系統(tǒng)配置表里包含了每一個設備的配置信息。通過XGpio_Initialize函數(shù)將唯一的設備 ID 和 Xgpio 結構體聯(lián)系起來指定設備。下面給出常用的 GPIO操作函數(shù)： （ 1）初始化函數(shù) XStatus XGpio_Initialize (XGpio *InstancePtr, Xuint16 DeviceId)。 2） GPIO 驅動 在 EDK中，與 GPIO 有關的底層文件有： 、 、 以及 。實際上， OPB 總線有 4 種不同的總線訪問方式：訪問寄存器接口、訪問 SRAM 接口、訪問 FIFO接口以及突發(fā)傳送，每種方針方式用于不同的總線操作，具有不同的時序。其中 C_OPB_AWIDTH為 OPB 外設地址總線寬度； C_OPB_DWIDTH為 OPB外設數(shù)據(jù)總線寬度； C_GPIO_WIDTH為 GPIO的總線寬度； C_BASEADDR為系統(tǒng)為 GPIO 設備分配的基地址， C_HIGH ADDR為高地址。 GPIO 的數(shù)據(jù)格式如圖 97 所示。 圖 96 GPIO 模塊的連接示意圖 GPIO 的寄存器可以以雙字（ 32 比特）、字（ 16比特）以及字節(jié)（ 8 比特）的方式訪問。 1．通用 I/O 設備（ GPIO） 1） GPIO 結構 通用 I/O 設備是 32位的 OPB總線外設，每一位 GPIO都可動態(tài)配置為輸入、輸出端口，包含一個寄存器和一個多路器。上述外設以及外設驅動都以 IP Core的形式給出，便于使用。 PowerPC 執(zhí)行指令的速度接近每周期執(zhí)行一條指令，各類指令的典型執(zhí)行速度如表 95 所列。 3． PowerPC 指令集 PowerPC 實現(xiàn) 5 級流水線，包括取指、譯碼、執(zhí)行、寫回、加載寫回。應用軟件可訪問所有的 CR 數(shù)值。 4）條件寄存器 32位的條件寄存器（ CR）可分為 8 個區(qū)域（ CR0CR7），每區(qū)域包含 4個比特，可用于控制所有的條件分支。大多數(shù)專用寄存器是應用程序所不能訪問的，只有計數(shù)器和連接寄存器等少數(shù)專用寄存器能被所有的軟件所訪問。所有的計算指令的操作數(shù)都是通用寄存器，且輸出結果也都存放于通用寄存器中，所有通用寄存器都可通過軟件代碼訪問。 3． PowerPC 寄存器 PowerPC 的寄存器可分為通用寄存器、專用寄存器、機器狀態(tài)寄存器、條件寄存器和芯片控制寄存器 5 大類，如表 94 所列。和 Microblaze軟核一樣， Power PC 也具備 LMB 和 OPB 總線，分別用來接口高速和低速外設到 PowerPC 處理器。 Power PC 處理器也采用 CoreConnect 技術，可運行在 100133MHz 的高帶寬 64位總線。這種總體植入在硬件 /軟件的系統(tǒng)結構中提供了超強的靈活性，可以有效地將復雜的功能成分在硬件中高速地實現(xiàn)和在軟件中高度靈活地實現(xiàn)。 PowerPC 不占用FPGA 內部任何邏輯資源，其內部架構如圖 95 所示。 PowerPC集成了 5 級標量流水線，具有獨立的指令緩存和數(shù)據(jù)緩存、 1 個 JTAG端口、 Trace FIFO、多個定時器和一個內存管理單元（ MMU）。 Xilinx FPGA 芯片中內嵌的 32位硬 PowerPC核，可以實現(xiàn)高性能嵌入式應用。 表 93 PowerPC 3 層結構的說明 這種層次結構提供了軟件兼容的靈活性。 Xilinx芯片中內嵌的 PowerPC結構經(jīng)過 IBM 公司優(yōu)化，以較簡單的、快速的運算為基礎，促成微處理器在一個給定的時鐘速度下執(zhí)行較多的指 令，主要包括 PowerPC 405 系列。 圖 94 MicroBlaze的流水線 完整的 MicroBlaze指令集見參考文獻 [11]。類型 A 和類型