【正文】 _OFFSET) { LCD_ShowString(251,112,48,12,12,BLACK,LGRAYBLUE,VOFFSET)。 print_str[4] = 39。 print_str[2] = temp1/10%10 +48。 print_str[0] = temp1/1000%10 +48。 else LCD_ShowString(251,78,48,24,24,GREEN,WHITE,TRIG)。 else LCD_ShowString(251,78,48,24,24,BRED,WHITE,TRIG)。 else LCD_ShowString(251,44,48,24,24,GREEN,WHITE,STOP)。 else LCD_ShowString(251,44,48,24,24,BRED,WHITE,STOP)。amp。 else LCD_ShowString(251,10,48,24,24,BRED,WHITE,RUN )。 else LCD_ShowString(251,10,48,24,24,GREEN,WHITE,RUN )。amp。 temp2=fpga_read(tirg_out)。 lcd_no_menu_clear()。 } //顯示主菜單void lcd_display_menu_main(void){ unsigned int temp1,temp2。 LCD_DrawLine_Color(320 len,temp1 ,321 len,temp2,color)。 if(space[321 len] 239) temp2 = 239。len) { if(space[320 len] 239) temp1 = 239。 for(。 [len] = fpga_read(cap2_dout)1。lenchange_len。 [len] = fpga_read(cap1_dout)1。lenchange_len。 =change_color。len ++) { [len] = [len]。 for(len =0。 = 。 p++。//退出 LCD_ShowChar_color(x,y,*p,size,point_col,back_col,0)。y+=size。 39。amp。~39。 height+=y。附錄附錄附錄一：邏輯頂層代碼設(shè)計(jì)刪除附錄二：軟件設(shè)計(jì)部分代碼//顯示字符串//x,y:起點(diǎn)坐標(biāo)//width,height:區(qū)域大小 //size:字體大小//point_col:字色//back_col: 背景色//*p:字符串起始地址 void LCD_ShowString(u16 x,u16 y,u16 width,u16 height,u8 size,u16 point_col,u16 back_col,u8 *p){ u8 x0=x?？梢哉f(shuō)，學(xué)校讓我學(xué)到的是如何去學(xué)習(xí)，導(dǎo)師教我的是如何學(xué)習(xí)成為公司和社會(huì)需要的人才。正是在這些經(jīng)歷當(dāng)中，我們茁長(zhǎng)成長(zhǎng)，不斷提升自身的素養(yǎng)和能力。然后感謝指導(dǎo)老師在大學(xué)四年中對(duì)我的諄諄教誨，在百忙之中答疑解惑，指點(diǎn)迷津，帶領(lǐng)我們參與協(xié)會(huì)的管理和成長(zhǎng)。致 謝致謝時(shí)光荏苒，忙碌而充實(shí)的大學(xué)時(shí)光就快戛然而止，大學(xué)教會(huì)我的不僅僅是知識(shí)，而是面向社會(huì)需要的綜合能力和素養(yǎng)。這次畢設(shè)我對(duì)自己提出了很高的要求，是一次對(duì)自我認(rèn)知的過(guò)程，俗話(huà)說(shuō)，知己知彼，百戰(zhàn)不殆。在本設(shè)計(jì)當(dāng)中，我運(yùn)用到了PCB和原理圖繪制、焊接、儀器的使用、數(shù)字信號(hào)處理及matlab、模擬電路設(shè)計(jì)、ARM處理器的運(yùn)用、c語(yǔ)言的開(kāi)發(fā)、FPGA開(kāi)發(fā)、數(shù)字電路設(shè)計(jì)、信號(hào)與系統(tǒng)等課程。圖41 模擬板焊接調(diào)試圖42 整機(jī)硬件調(diào)試 軟件與邏輯調(diào)試、仿真離散sin函數(shù)激勵(lì)文件生成代碼和波形如圖43所示：圖43 sin函數(shù)激勵(lì)文件生成代碼和波形激勵(lì)文件頻譜如圖44所示：圖44 sin激勵(lì)文件頻譜modelsim仿真過(guò)程如圖45所示：圖45 modelsim仿真圖仿真波形與原波形對(duì)比如圖46所示：圖46 仿真波形與原波形對(duì)比圖 軟件與邏輯、硬件整體調(diào)試軟件與邏輯、硬件整體調(diào)試如圖47所示：圖47 軟件與邏輯、硬件整體調(diào)試 實(shí)物展示邏輯設(shè)計(jì)原理圖如下圖48所示：圖48 邏輯設(shè)計(jì)原理圖模擬板PCB設(shè)計(jì)圖如下圖49所示：圖49 模擬板PCB設(shè)計(jì)圖整機(jī)設(shè)計(jì)圖如下圖410所示：圖410 整機(jī)設(shè)計(jì)圖第5章 總結(jié)第5章總結(jié)在本次設(shè)計(jì)過(guò)程中，應(yīng)用到了很多我在學(xué)校和在公司里學(xué)到的知識(shí)，也在不斷地突破自己的局限，嘗試自己不了解的技術(shù)，不拘泥于現(xiàn)有的能力。 調(diào)試過(guò)程展示調(diào)試過(guò)程包括硬件調(diào)試，軟件調(diào)試，邏輯代碼仿真和調(diào)試，在調(diào)試過(guò)程中使用了大量的儀器設(shè)備，調(diào)試和仿真軟件，還有編寫(xiě)腳本來(lái)調(diào)試邏輯模塊功能。，修改文件屬性為只讀。 解決方案，嘗試了多種濾波電路，最后采用π型低通濾波器成功的抑制了該開(kāi)關(guān)電源的噪聲。那么，難點(diǎn)就來(lái)了，我的運(yùn)放電源采用開(kāi)關(guān)電源的正負(fù)5v輸出，無(wú)論我采用多大的電容都不能濾除300Khz處的開(kāi)關(guān)噪聲。C語(yǔ)言代碼工作流程如圖318所示：圖318 C語(yǔ)言代碼工作流程圖第4章 調(diào)試與實(shí)現(xiàn)第4章調(diào)試與實(shí)現(xiàn) 調(diào)試中遇到的重點(diǎn)與難點(diǎn)，使用信號(hào)源輸入單音信號(hào)，使用差分單頭檢查AD8138的差分輸出時(shí)，發(fā)現(xiàn)單音信號(hào)上有一個(gè)穩(wěn)定的噪聲出現(xiàn)。danny_start腳本文件源碼如圖317所示：圖317 danny_start腳本文件源碼五．C語(yǔ)言開(kāi)發(fā)使用Xilinx SDK提供的編譯環(huán)境進(jìn)行C語(yǔ)言的開(kāi)發(fā)，實(shí)現(xiàn)TFT液晶屏的顯示控制。并通過(guò)tftp回傳到電腦中，使使用者可以通過(guò)matlab分析數(shù)據(jù)。 軟件設(shè)計(jì)一．Linux驅(qū)動(dòng)。數(shù)字增益和直流電平調(diào)整可以通過(guò)軟件實(shí)現(xiàn)配置，調(diào)整后的數(shù)據(jù)通過(guò)mpu接口被mpu讀取，并在TFT顯示器上恢復(fù)成圖像。圖312 cram_ram_cap模塊示意圖G,d_gain, d_gain是數(shù)字增益、直流電平調(diào)整模塊。同時(shí)抽取會(huì)使頻譜產(chǎn)生鏡像，當(dāng)我們使用FFT分析數(shù)據(jù)的時(shí)候要使用FIR低通濾波器抑制頻譜鏡像。該模塊還可以根據(jù)軟件的配置來(lái)進(jìn)行數(shù)據(jù)的抽取，被抽取后的數(shù)據(jù)采樣率減小，一塊ram可以存儲(chǔ)更長(zhǎng)時(shí)間的數(shù)據(jù)。Ram2寫(xiě)滿(mǎn)數(shù)據(jù)之后，ram1再存儲(chǔ)數(shù)據(jù)，mpu取回ram2的數(shù)據(jù)。這里采用兩塊ram來(lái)存儲(chǔ)數(shù)據(jù)，是讓兩塊ram交替存儲(chǔ)數(shù)據(jù)，當(dāng)ram1存儲(chǔ)完數(shù)據(jù)后，ram2開(kāi)始存儲(chǔ)數(shù)據(jù)。還可以使用軟件清除已經(jīng)觸發(fā)的信號(hào)，也可以使能和禁能該模塊。E,trig_check, trig_check模塊是提供軟件觸發(fā)功能，通過(guò)對(duì)ADC接口數(shù)據(jù)進(jìn)行對(duì)比和處理，輸出一個(gè)觸發(fā)信號(hào)。在示波器這樣的只關(guān)心數(shù)據(jù)是否連續(xù)，不關(guān)心時(shí)延的平臺(tái)上，我們可以認(rèn)為一個(gè)時(shí)鐘對(duì)應(yīng)一個(gè)采樣數(shù)據(jù)。軟件通過(guò)操作這些寄存器實(shí)現(xiàn)對(duì)PL各個(gè)模塊的功能配置。時(shí)鐘管理模塊化是大型FPGA工程的必要措施，為了讓時(shí)鐘穩(wěn)定，減少時(shí)鐘樹(shù)的分支，簡(jiǎn)潔的時(shí)鐘設(shè)計(jì)顯得尤為重要，這就需要從系統(tǒng)層面規(guī)劃時(shí)鐘。zynq_ps_wrapper設(shè)計(jì)圖如圖310所示：圖310 zynq_ps_wrapper設(shè)計(jì)圖B,clk_pro_zynq， clk_pro_zynq是PL時(shí)鐘管理模塊，時(shí)鐘輸入為PS的鎖相環(huán)分頻時(shí)鐘gpmc_clkn，頻率為50Mhz，還有PS輸出的復(fù)位信號(hào)fpga_rst_n。邏輯設(shè)計(jì)框架如圖39所示：圖39 邏輯設(shè)計(jì)框圖邏輯模塊設(shè)計(jì)詳細(xì)介紹如下：A,zynq_ps_wrapper，zynq_ps_wrapper是PS部分硬件設(shè)計(jì)模塊，采用Block Design設(shè)計(jì)方式，類(lèi)似于原理圖設(shè)計(jì)，調(diào)用ZYNQ7 processing System(PS部分硬核)、。 邏輯開(kāi)發(fā)介紹邏輯開(kāi)發(fā)采用自底向上的設(shè)計(jì)流程，既先設(shè)計(jì)好底層功能模塊，然后再在頂層進(jìn)行模塊互聯(lián)，使頂層文件簡(jiǎn)潔明了，工程架構(gòu)清晰，方便進(jìn)行調(diào)試，以及故障排查。Bootloader（SSBL，一般就是UBoot一類(lèi)的東西)，或者裸奔程序，復(fù)制到內(nèi)存中4).將接下來(lái)啟動(dòng)用的Second使用XPS提供的代碼，繼續(xù)初始化PS2).Xilinx提供了一份FSBL代碼，如果沒(méi)什么特殊要求，可以直接使用。3.ChipBootloader）。Boot，也就是執(zhí)行片內(nèi)BootROM中的代碼2. BootROM會(huì)初始化CPU和一些外設(shè)，以便讀取下一個(gè)啟動(dòng)階段所需的程序代碼，F(xiàn)SBL（First在介紹完ZYNQ7010獨(dú)特的架構(gòu)之后，我們來(lái)看看這種架構(gòu)的優(yōu)勢(shì)之一——啟動(dòng)方式。PL部分是通過(guò)AXI總線(xiàn)與PS進(jìn)行交互，換一種說(shuō)法就是：PL是硬件可編程的ARM外設(shè)。如圖38所示，這是ZYNQ7010的架構(gòu)圖。，底板通過(guò)排針給核心板供電以及擴(kuò)展8個(gè)獨(dú)立按鍵、TFT顯示屏，底板數(shù)字部分?jǐn)U展如圖37所示： 圖37底板數(shù)字部分?jǐn)U展 軟件與邏輯系統(tǒng)設(shè)計(jì)要使用ZYNQ7010進(jìn)行軟件與邏輯開(kāi)發(fā)，由于其架構(gòu)的獨(dú)特性，我們首先來(lái)了解這顆芯片的設(shè)計(jì)架構(gòu)，以便于我們對(duì)功能的合理劃分。TFT LCD 也被叫做真彩液晶顯示器。其英文全稱(chēng)為：Thin Film TransistorLiquid Crystal Display。同時(shí)提供各種成熟的硬件解決方案而且提供Linux操作系統(tǒng)在內(nèi)的豐富軟件資源，通過(guò)配套的設(shè)計(jì)工具，幫助嵌入式軟件人員充分發(fā)揮軟硬件協(xié)同優(yōu)勢(shì)，實(shí)現(xiàn)超越傳統(tǒng)架構(gòu)的創(chuàng)新設(shè)計(jì)。Zturn Board采用Xilinx最新的基于28nm工藝流程的Zynq7000 All Programmable SoC平臺(tái)，將ARM處理器和FPGA架構(gòu)緊密集成。數(shù)字部分電路設(shè)計(jì)框架如下圖34所示： 圖34 數(shù)字部分電路設(shè)計(jì)框架構(gòu)成模塊介紹： ZYNQ7010平臺(tái)Zturn核心板。18V）的范圍內(nèi)使用，單通道版本采用尺寸小外形晶體管 (SOT)235，微型小外形尺寸 單電源或者雙電源可在 +4V 至 +36V（177。 這個(gè)微型、高精度、低靜態(tài)電流放大器提供高輸入阻抗和擺幅為電源軌 15mV 之內(nèi)的軌到軌輸出。 (3)DAC8411:DAC8411是德州儀器推出的16位高精度，單通道，低功耗，小封裝數(shù)模轉(zhuǎn)換器，采用最大支持50Mhz的SPI接口，單電源供電。引腳上施加電壓便可調(diào)整差分輸出的共模電平，從而使驅(qū)動(dòng)單電源ADC的輸入信號(hào)可輕松實(shí)現(xiàn)電平轉(zhuǎn)換。該器件無(wú)需使用具有高性能ADC的變壓器，并保留低頻和直流信息。內(nèi)部反饋電路則可以使外部增益設(shè)置電阻不匹配的任何相關(guān)增益誤差最小。該器件采用ADI公司轉(zhuǎn)悠的XFCB雙極性工藝制造，3DB帶寬為320MHZ，提供差分信號(hào)，諧波失真在現(xiàn)有差分放大器中最低。在省電模式下，數(shù)字輸出被置為高阻狀態(tài) (2)AD8138:AD8138可以用作單端至差分放大器或差分至差分放大器。時(shí)鐘輸入為T(mén)TL/CMOS兼容。對(duì)于大多數(shù)應(yīng)用來(lái)說(shuō)，無(wú)需外部基準(zhǔn)電壓源或驅(qū)動(dòng)器件。該產(chǎn)品的轉(zhuǎn)換速率最高可達(dá)105 MSPS，在整個(gè)工作范圍內(nèi)具有杰出的動(dòng)態(tài)性能。最后差分信號(hào)在A(yíng)D9214模數(shù)轉(zhuǎn)換器中以80Mhz的采樣率被轉(zhuǎn)換為10位的數(shù)字信號(hào)，在FPGA提供的時(shí)鐘上升沿被輸入到FPGA部分進(jìn)行處理。因此我們?cè)贏(yíng)D9214前增加一個(gè)AD8138單端轉(zhuǎn)差分器件，將輸入信號(hào)從單端輸入轉(zhuǎn)換為差分輸出，同時(shí)AD8138具有共模電壓調(diào)節(jié)功能和增益調(diào)節(jié)功能。接著經(jīng)過(guò)一對(duì)肖特基二極管構(gòu)成的電壓鉗位電路，將輸入到運(yùn)放的電壓鉗位到正負(fù)5V，防止大信號(hào)對(duì)運(yùn)放造成失效。在本設(shè)計(jì)中該電源用來(lái)給運(yùn)放供電，其實(shí)這是非常不明智的選擇，該電源會(huì)有很大的輸出紋波和開(kāi)關(guān)噪聲，作為運(yùn)放電源會(huì)在輸出信號(hào)中引入該電源噪聲，但是為了讓輸入電源簡(jiǎn)潔統(tǒng)一，故采用這種方案，經(jīng)過(guò)π型LC濾波器的處理，電源噪聲已經(jīng)很小。(2)開(kāi)關(guān)電源：采用A1205S1W集成塊將12v輸入轉(zhuǎn)換為正負(fù)雙5伏輸出，該集成塊采用DCDC隔離降壓方式，電壓轉(zhuǎn)換效率高，發(fā)熱量小，集成度高。如圖32所示，這是電源部分的設(shè)計(jì)。 電源電路設(shè)計(jì)在本設(shè)計(jì)中，輸入電源采用直流12伏1安，對(duì)輸入電源的要求非常低，通用性也很好，隨處可見(jiàn)，即插即用。經(jīng)過(guò)上述七個(gè)步驟，電路設(shè)計(jì)基本完成。(6)制板，焊接。(4)PCB中分別對(duì)電源，信號(hào)采集，數(shù)字電路等模塊進(jìn)行布局和手工布線(xiàn)。(2)原題圖設(shè)計(jì)。 電路設(shè)計(jì)硬件電路設(shè)計(jì)概述，本設(shè)計(jì)中硬件設(shè)計(jì)采用自底向上的設(shè)計(jì)思路，采用模塊化的設(shè)計(jì)方式，先設(shè)計(jì)好各個(gè)硬件模塊，然后再完成頂層布局布線(xiàn)。通過(guò)Liunx驅(qū)動(dòng)配置PL的bit文件，通過(guò)AXI接口配置PL中的模塊工作寄存器，讓PL中的信號(hào)采集，增益控制，觸發(fā)等功能運(yùn)行。73第3章 實(shí)現(xiàn)功能第3章實(shí)現(xiàn)功能 實(shí)現(xiàn)功能描述在ZYNQ7010核心板構(gòu)成的主控電路中，通過(guò)接插件連接底板上的電源部分、信號(hào)采集的模擬電路部分、獨(dú)立按鍵部分、TFT液晶顯示部分構(gòu)成了整個(gè)設(shè)計(jì)的硬件。SHELL腳本語(yǔ)言：該腳本語(yǔ)言是解釋型語(yǔ)言，運(yùn)行之前不需要編譯，在文本處理方便有很大的優(yōu)勢(shì)，命令簡(jiǎn)單易學(xué)，還提供數(shù)組、循環(huán)、條件以及邏輯判斷等功能，甚至可以用來(lái)編寫(xiě)程序。C語(yǔ)言：它是一門(mén)通用計(jì)算機(jī)編程語(yǔ)言，既提供許多低級(jí)處理的功能，但仍然保持著良好的跨平臺(tái)的特性，具有很好的可移植性，可以應(yīng)用于嵌入式處理器的平臺(tái)。 軟件與邏輯開(kāi)發(fā)語(yǔ)言介紹Verilo