【正文】 } lcd_display_menu_main()。 } break。 lcd_display_menu_main()。 fpga_write(cap_step,)。 } default:= RUN。 } else { = input_flish。 = fpga_read(cap_step)。 lcd_display_menu_main()。 temp1=fpga_read(key_in)。 else LCD_ShowString(251,88,48,24,24,BLACK,LGRAYBLUE,print_str)。 print_str[4]= 39。 print_str[1]= 39。 print_str[3]= 39。 if( == input_start) LCD_ShowString(251,170,48,24,24,BLACK,YELLOW,print_str)。 print_str[3] = temp1%10 +48。 } else { if( == RUN) LCD_ShowString(251,10,48,24,24,BRED,LGRAYBLUE,RUN )。len1。 = 。 width+=x。硬件調(diào)試過程中使用了烙鐵，萬用表，電源，信號(hào)源，高速示波器，頻譜儀等工具。H, ，在該文件中定義端口使用的引腳、端口的電平，時(shí)鐘的定義，周期約束，ADC源同步接口約束。該接口模塊將80Mhz時(shí)鐘經(jīng)過OBUF之后輸出給ADC，將數(shù)據(jù)同步到80Mhz的時(shí)鐘下并輸出。將bitstream寫入PL（配置FPGA），不過這一步也可以以后再做3). 圖38 ZYNQ7010的架構(gòu)圖從上圖中，我們可以發(fā)現(xiàn)，ZYNQ7010中的PS部分具有一顆完整ARM芯片所有的硬件資源，包括ARM雙核A通過AXI總線掛接的各種外設(shè)，時(shí)鐘管理，存儲(chǔ)器管理單元，與外界相連的PAD管腳。2V 至 177?？赏ㄟ^進(jìn)入省電模式，將總功耗降至30 mW。圖32 電源電路設(shè)計(jì)圖該電源部分工作方式不同分為兩部分：(1)線性穩(wěn)壓電源：采用LM7809將12V降壓至9V，然后再使用LM7805降壓至5V，提供給主控板使用，分別給TFT液晶顯示器和模擬電路供電，這種電源紋波小，沒有開關(guān)噪聲干擾到信號(hào)采集電路，但是工作效率低下，發(fā)熱量極大。在ZYNQ7010上運(yùn)行嵌入式Linux系統(tǒng)，在系統(tǒng)之中實(shí)現(xiàn)DDR以太網(wǎng)、TFT屏幕，按鍵等驅(qū)動(dòng)。使用該軟件配置PS外設(shè)，進(jìn)行FPGA代碼的綜合實(shí)現(xiàn)。在本設(shè)計(jì)中ADC芯片選擇ADI公司的AD9214，采樣精度為10位，采樣率80Mhz,完全能夠滿足本設(shè)計(jì)的設(shè)計(jì)指標(biāo)，并且還有相同型號(hào)不同采樣率的芯片可以選擇，避免硬件升級(jí)時(shí)的改動(dòng)。信號(hào)采集采用AD8138與AD9214，采樣率高達(dá)80Mhz。關(guān)鍵字：ZYNQ7010,AD9214,linux,FPGAIIIABSTRACTABSTRACTAs the traditional instrument, oscilloscope holds a very important place. In early time, oscilloscope collects signal and displays by simulation, and it was just used in very few occasions for its heavy, high price and bad signal storage. Now days most oscilloscopes are digital oscilloscopes which includes digital storage oscilloscopes, digital phosphor oscilloscopes, and digital sampling oscilloscopes, and digital storage oscilloscopes are most widely used. DSP, FPGA, POWER PC are the main master controls in oscilloscopes, from the developing of information processing technique, FPGA has big advantage in signal collection for its particular parallel processing. The chip ZYNQ7010 of this project es from XILINX cooperation which has dual ARM A9 processor.Key Words: ZYNQ7010,AD9214,linux,FPGA III目錄目錄第1章課題整體框架 5 課題任務(wù) 5 課題要求 5 研究意義 5第2章設(shè)計(jì)方案 6 硬件部分 6 硬件開發(fā)環(huán)境 6 電源設(shè)計(jì) 6 信號(hào)采集電路設(shè)計(jì) 6 人機(jī)交互設(shè)計(jì) 6 主控核心板設(shè)計(jì) 7 軟件部分 7 軟件與邏輯開發(fā)環(huán)境 7 軟件與邏輯開發(fā)語言介紹 8第3章實(shí)現(xiàn)功能 9 實(shí)現(xiàn)功能描述 9 電路設(shè)計(jì) 9 電源電路設(shè)計(jì) 10 信號(hào)調(diào)理、采集電路設(shè)計(jì) 11 數(shù)字部分電路設(shè)計(jì) 12 軟件與邏輯系統(tǒng)設(shè)計(jì) 15 邏輯開發(fā)介紹 16 軟件設(shè)計(jì) 20第4章調(diào)試與實(shí)現(xiàn) 23 調(diào)試中遇到的重點(diǎn)與難點(diǎn) 23 解決方案 23 調(diào)試過程展示 23 23 軟件與邏輯調(diào)試、仿真 24 軟件與邏輯、硬件整體調(diào)試 26 實(shí)物展示 27第5章總結(jié) 29致謝 31附錄 32附錄一：邏輯頂層代碼設(shè)計(jì) 32附錄二：軟件設(shè)計(jì)部分代碼 46V第1章 課題整體框架第1章課題整體框架 課題任務(wù)基于XILINX zynq7010 完成數(shù)字存儲(chǔ)示波器軟硬件設(shè)計(jì)。由于AD9214是差分信號(hào)輸入，在AD9214前添加一個(gè)AD8138單端轉(zhuǎn)差分芯片。通過Liunx驅(qū)動(dòng)配置PL的bit文件，通過AXI接口配置PL中的模塊工作寄存器，讓PL中的信號(hào)采集，增益控制，觸發(fā)等功能運(yùn)行。(2)開關(guān)電源：采用A1205S1W集成塊將12v輸入轉(zhuǎn)換為正負(fù)雙5伏輸出，該集成塊采用DCDC隔離降壓方式，電壓轉(zhuǎn)換效率高，發(fā)熱量小，集成度高。在省電模式下，數(shù)字輸出被置為高阻狀態(tài) (2)AD8138:AD8138可以用作單端至差分放大器或差分至差分放大器。18V）的范圍內(nèi)使用，單通道版本采用尺寸小外形晶體管 (SOT)235，微型小外形尺寸PL部分是通過AXI總線與PS進(jìn)行交互，換一種說法就是：PL是硬件可編程的ARM外設(shè)。將接下來啟動(dòng)用的SecondE,trig_check, trig_check模塊是提供軟件觸發(fā)功能，通過對(duì)ADC接口數(shù)據(jù)進(jìn)行對(duì)比和處理，輸出一個(gè)觸發(fā)信號(hào)。 軟件設(shè)計(jì)一．Linux驅(qū)動(dòng)。圖41 模擬板焊接調(diào)試圖42 整機(jī)硬件調(diào)試 軟件與邏輯調(diào)試、仿真離散sin函數(shù)激勵(lì)文件生成代碼和波形如圖43所示：圖43 sin函數(shù)激勵(lì)文件生成代碼和波形激勵(lì)文件頻譜如圖44所示：圖44 sin激勵(lì)文件頻譜modelsim仿真過程如圖45所示：圖45 modelsim仿真圖仿真波形與原波形對(duì)比如圖46所示：圖46 仿真波形與原波形對(duì)比圖 軟件與邏輯、硬件整體調(diào)試軟件與邏輯、硬件整體調(diào)試如圖47所示：圖47 軟件與邏輯、硬件整體調(diào)試 實(shí)物展示邏輯設(shè)計(jì)原理圖如下圖48所示：圖48 邏輯設(shè)計(jì)原理圖模擬板PCB設(shè)計(jì)圖如下圖49所示：圖49 模擬板PCB設(shè)計(jì)圖整機(jī)設(shè)計(jì)圖如下圖410所示：圖410 整機(jī)設(shè)計(jì)圖第5章 總結(jié)第5章總結(jié)在本次設(shè)計(jì)過程中，應(yīng)用到了很多我在學(xué)校和在公司里學(xué)到的知識(shí)，也在不斷地突破自己的局限，嘗試自己不了解的技術(shù)，不拘泥于現(xiàn)有的能力。 height+=y。 for(len =0。len) { if(space[320 len] 239) temp1 = 239。 else LCD_ShowString(251,10,48,24,24,BRED,WHITE,RUN )。 print_str[4] = 39。 else LCD_ShowString(251,170,48,24,24,BLACK,LGRAYBLUE,print_str)。 39。039。\039。 } else { LCD_ShowString(251,66,48,12,12,BLACK,WHITE,TRIGTH )。 if(temp1!=0) { fpga_write(key_ack,1)。 break。 } else { = input_flish。 = 0。break。 = 0。 } else { = input_flish。 } default:{ = no_menu。 break。 fpga_write(cap_step,add_value + 200)。 }break。 } case TRIG_TH: { if( == input_flish) { = main_menu。 } else { = input_flish。 break。 = fpga_read(check_mode_sel)。 } case T_OFFSET: { if( == input_flish) { = input_start。 } case STOP: { fpga_write(cap_en,1)。 } }//菜單控制void menu_control(void) { unsigned int temp1,temp2。 if( == input_start) LCD_ShowString(251,88,48,24,24,BLACK,YELLOW,print_str)。E39。P39。W39。 if( == T_OFFSET) { LCD_ShowString(251,158,48,12,12,BLACK,LGRAYBLUE,TOFFSET)。 print_str[2] = temp1/10%10 +48。 else LCD_ShowString(251,10,48,24,24,GREEN,WHITE,RUN )。 for(。 = 。附錄附錄附錄一：邏輯頂層代碼設(shè)計(jì)刪除附錄二：軟件設(shè)計(jì)部分代碼//顯示字符串//x,y:起點(diǎn)坐標(biāo)//width,height:區(qū)域大