【正文】 程，可把結構體的描述方式分為三個層次：行為描述方式、寄存器傳輸描述方式（RTL）和結構描述方式。設計體描述一個設計的結構和行為，把一個設計的輸入和輸出之間的關系建立起來。（2）結構體：結構體是描述一個器件的內部視圖，是次級設計單元。 VHDL 語言的基本結構一個完整的 VHDL 語言程序通常包含實體（Entity）、結構體（Architecture）、配置（Configuration）、包集合（ Package）和庫（Library ）五個部分。VHDL 的特點使得電子系統(tǒng)新的設計方法——“ 自頂向下” 設計方法更加容易實現。VHDL 主要用于描述數字系統(tǒng)的結構、行為和功能,其程序結構特點是將一個電路模塊或一個系統(tǒng)分成端口和內部功能算法實現兩部分。 VHDL (VHSIC Hardware Description Language)是用來描述從抽象到具體級別硬件的工業(yè)標準語言,它是由美國國防部在 20 世紀 80 年代開發(fā)的HDL,現在已成為 IEEE 承認的標準硬件描述語言。VHDL 的設計流程如下圖 ：總體方案編寫 HDL代碼 軟件模擬綜合：面向 FPGA和 ASIC網表硬件驗證圖 VHDL 的設計流程 11 / 28 VHDL 語言特點目前數字系統(tǒng)的設計可以直接面向用戶需求,根據系統(tǒng)的行為和功能要求,自上而下地逐層完成相應的描述、綜合、優(yōu)化、仿真與驗證,直到生成器件,實現電子設計自動化。VHDL 和可編程邏輯器件的結合作為一種強有力的設計方式，將為設計者的產品上市帶來創(chuàng)紀錄的速度。就目前流行的 EDA 工具和 VHDL綜合器而言，將基于抽象的行為描述風格的 VHDL 程序綜合成為具體的 FPGA 和 CPLD等目標器件的網表文件已不成問題。與其它的 HDL 相比，VHDL 具有更強的行為描述能力，從而決定了它成為系統(tǒng)設計領域最佳的硬件描述語言。1996 年 IEEE 成為 VHDL 綜合標準。此后，VHDL 在電子設計領域得到了廣泛的接受，并逐步取代了原有的非標準 HDL。1987 年底，VHDL 被 IEEE(The Institute of Electrical and Electronics Engineers)確認為標準硬件描述語言。 VHDL 硬件描述語言VHDL 是超高速集成電路硬件描述語言的英文字頭縮寫簡稱，其英文全名是 Very 10 / 28High Speed Integrated Circuit Hardware Description Language。綜合后形成的網表可以以 EDIF 格式輸出，也可以以 VHDL 或 Verilog HDL 格式輸出，將其導入FPGA 設計廠商提供的可支持第三方設計輸入的專用軟件中，就可進行后續(xù)的 FPGA 芯片的實現。在進行上級模塊綜合埋設置下級模塊為 Don39。在此可以將兩步獨立進行，在兩步之間進行約束指定，如時鐘的確定、通路與端口的延時、模塊的算子共享、寄存器的扇出等。其中，分析是采用 Synopsys 標準的 HDL 語法規(guī)則對 HDL 源文件進行分析并糾正語法錯誤；綜合是以選定的 FPGA 結構和器件為目標，對 HDL 和 FPGA 網表文件進行邏輯綜合；而優(yōu)化則是根據用戶的設計約束對速度和面積進行邏輯優(yōu)化，產生一個優(yōu)化的 FPGA 網表文件，以供 FPGA 布局和布線工具使用，即將電路優(yōu)化于特定廠家器件庫，獨立于硅持性，但可以被約束條件所驅動。因此，綜合的過程也就是設計目標的優(yōu)化過程，最后獲得的結構與綜合器的工作性能有關。也就是是說，被綜合的文件是 HDL 文件（或相應文件等），綜合的依據是邏輯設計的描述和各種約束條件，綜合的結果則是一個硬件電路的實現方案，該方案必須同時滿足預期的功能和約束條件。如 Quartus 與 Foundation 都可以把 EDIF 網表作為輸入網表而直接進行布局布線，布局布線后，可再將生成的相應文件交給第三方進行后續(xù)處理。常用方式是以 HDL 語言為主，原理圖為輔，進行混合設計以發(fā)揮二者各自特色。HDL 設計方式是現今設計大規(guī)模數字集成電路的良好形式，除 IEEE 標準中 VHDL 與 Verilog HDL兩種形式外，尚有各自 FPGA 廠家推出的專用語言，如 Quartus 下的 AHDL。下面分別介紹各個設計步驟。時序仿真是在設計實現后，針對器件的布局、布線方案進行時延仿真和分析定時關系。設計實現是指從設計輸入文件到位流文件（只對 FPGA 而言）。對于簡單的設計，可以使用原理圖或 A－ BEL 進行設計；對于較復雜的設計，可以用行為描述語言（如 VHDL 語言）和原理圖或二者結合進行設計。FPGA 設計主要分為設計輸入、綜合、功能仿真（前仿真）、設計實現、時序仿真（后仿真）、配置下載六個步驟。編程器是對 FPGA進行寫入和擦除的專用裝置，能夠提供寫入或擦除操作所需要的電源電壓和控制信號，并通過串行接口從計算機接收編程數據，最終寫進 FPGA 之中。開發(fā)系統(tǒng)軟件指專用的編程語言和相應的匯編程序或編譯程序。像典型的數字系統(tǒng)分頻器，數字鐘，數字頻率計等等都可用 FPGA 完成。圖 FPGA 基本結構　FPGA 編程開發(fā)　　FPGA 中有大量實現組合邏輯的資源，可以完成較大規(guī)模的組合邏輯電路設計，而其中相當數量的存儲電路（觸發(fā)器）又可完成復雜的時序邏輯電路設計。 FPGA 中的編程信息將存儲在專用的靜態(tài) RAM 中；RAM 觸發(fā)器的每一位，存儲一個編程信息。CLB 提供用 戶所需要的邏輯功能。這三種可編程單元是 IOB（Input／Output Block 可編程輸入／輸出單元），CLB（Configurable Logic Block 可編程邏輯單元）和 IR（Interconnect Resource 互連資源）。 6 / 282 EDA 相關知識介紹 FPGA 概述 FPGA 的基本結構FPGA 是高密度的 PLD，其集成度可達 3 萬門／片以上。因此我們需要開發(fā)新型的交通控制系統(tǒng)。靜態(tài)比例為：人均車輛越 輛，而人均道路只有 公里；每輛車均道路占有量約為 公里；且其中 90%的道路屬于機動車與非機動車和行人混雜。車輛的增加反映出了國家的整體進步，但是也給人民帶來了其他的一些負面的影響。隨著社會的發(fā)展，人們的消費水平不斷的提高，私人車輛不斷的增加。綜合應用微機原理等課程方面的知識，熟練掌握仿真系統(tǒng)的使用方法，達到提高綜合應用相關知識的能力，掌握系統(tǒng)全部設計過程的目的。在高峰時段和擁擠路段還可以自動提高通行費，盡可能合理地控制道路的使用效率。其他國家 ITS 發(fā)展狀況：韓國 ITS 示范工程選在光州市，預計耗資 100 億韓元，選取了交通感誚信號系統(tǒng)，公共車乘客信息系統(tǒng)，動態(tài)線路引導系統(tǒng)，自動化，及時播報系統(tǒng)，電子收費系統(tǒng)，停車預報系統(tǒng)，動態(tài)測重系統(tǒng)，ITS 中心等 9 項內容；馬來西亞ITS 建設集中在多媒體超級走廊，從位于吉隆坡 88 層的國油雙峰塔開始，南伸至雪邦新國際機場，達 750 平方公里。在 20 世紀 80 年代中期，歐洲 10 多個國家投資 50 多億美元，旨在完善道路設施，提高服務水平。歐洲 ITS 發(fā)展狀況：歐洲在 ITS 應用方面的進展介于日本和美國之間。1996 年，“推進 ITS 總體構想” 推出了一個投資預算 兆日元的 20 年規(guī)劃。日本的 ITS 主要應用在交通信息提供、電子收費、公共交通、商業(yè)車輛管理以及緊急車輛優(yōu)先等方面，目前在日本已有超過 1800 萬人的汽車導航系統(tǒng)用戶。日本 ITS 發(fā)展狀況：日本早在 1973 年就開始了對智能交通系統(tǒng)的研究。美國聯邦政府 19901997 年用于 ITS 研究開發(fā)的年度預算總計為 億美元，20 年發(fā)展規(guī)劃投資預算約為 400 億美元。而且相關的產品也較先進。7 大領域包括：出行和交通管理系統(tǒng)，出行需求管理系統(tǒng)，公共交通運營系統(tǒng)，商用車輛運營系統(tǒng)，電子收費系統(tǒng)，應急管理系統(tǒng)，先進的車輛控制和安全系統(tǒng)。美國 ITS 發(fā)展狀況：美國是應用 ITS 較為成功的國家之一。智能交通系統(tǒng)目前在歐美等發(fā)達國家正得到廣泛應用。 國外的研究現狀從國際上智能交通系統(tǒng)的發(fā)展歷史來看，各國普遍認為起步于 60－70 年代的交通管 3 / 28理計算機化就是智能交通系統(tǒng)的萌芽。高技術產業(yè)的發(fā)展水平，不但決定著國際競爭力的高低，而且決定著一個國家在世界經濟中的分工地位，從而決定了在國際貧富兩極分化中的國家前途。發(fā)展類似于智能交通系統(tǒng)這樣的高技術產業(yè)，是我國實施第三步戰(zhàn)略部署的一個重要環(huán)節(jié)。這將為我國順利實施 ITS 打下良好的基礎。通過該項目的研究，提出我國智能交通系統(tǒng)發(fā)展的整體框架，為交通運輸界提供指導性意見。1998 年 1 月交通部批準成立了國家智能交通系統(tǒng)工程研究中心，依托單位為交通部公路科學研究所。概括起來，目前我們城市交通主要呈現出下列特點和問題：城市規(guī)模逐步擴大，運輸壓力沉重；機動車增長加快，道路容量不足；路網不合理，交通管理水平低下；公共交通萎縮，出行結構不合理.我國的 ITS 研究和實施起步較晚，90 年代中期以來，在交通部的組織下，我國交通運輸界的科學家和工程技術人員開始跟蹤 ITS 技術，并取得了長足進步。這些因素嚴重制約著我國城市交通信息化的發(fā)展。 2 / 28通過采用信息通信技術、電子技術以及其他科學技術把它們聯系起來，并實現智能化的ITS 才能解決根本問題，交通信息化需要融合科技力量才能使目前的交通問題得到改善。相對于交通運輸工具的飛速發(fā)展，我國交通配套設施建設明顯滯后，道路安全網絡、道路標識、交通指揮中心仍然不足。另外，最近幾年也是大城市機動車增長速度最快的年份，轎車、客車、面包車以及摩托車的增幅年均在 15%以上。盡管其增長幅度較快，仍趕不上城市交通流量年均 20%的增長速度。 智能交通的國內外發(fā)展狀況 國內的研究現狀隨著公路交通運輸的發(fā)展，交通擁擠、道路阻塞和交通事故頻繁發(fā)生等問題越來越嚴重地困擾著世界各大城市。這就需要綜合運用現代信息與通訊技術等手段來提高交通運輸效率。道路交通系統(tǒng)的運行也正面臨著極大挑戰(zhàn)，道路交通安全形勢極其嚴峻。目前我國汽車保有量約占世界的 2％，交通事故死亡人數卻占到 15％左右。而智能控制是一種無須建立數學模型的控制方法，它能模仿有經驗的交警指揮交通時的思路，達到很好的控制效果。目前大多采用的是自適應信號控制，它需要數學建模，且不考慮交通延誤、停車次數等。城市交通信號控制是通過對交通流量的調節(jié)以達到改善人和貨物的安全運輸，提高運營效率。道路交通信號燈是交通安全產品中的一個類別，是為了加強道路交通管理，減少交通事故的發(fā)生，提高道路使用效率，改善交通狀況的一種重要工具。關鍵詞： 智能交通燈 EDA 技術 FPGA Max+PlusⅡ II / 28Title The design of Intelligent Traffic Lights based on FPGA AbstractThe traffic lights in urban traffic control system plays an important part of ensuring the safe operation of motor vehicles and played a