【正文】 mux (32) mux2_ALU(.in1(signal_extend),.in0(data2),.out(ALU2),.ctrl(ALUSrc))。data_reg data_reg(.in1(instruction[25:21]), .in2(instruction[20:16]), .writeaddr(addr_regwrite), .writedata(data_regwrite), .data1(data1),.data2(data2), .RegWrite(RegWrite))。control con(.in(instruction[31:26]), .RegDst(RegDst), .Jump(Jump), .Branch(Branch), .MemRead(MemRead), .MemtoReg(MemtoReg), .ALUOp(ALUOp), .MemWrite(MemWrite), .ALUSrc(ALUSrc), .RegWrite(RegWrite))。wire [31:0] jumpaddr。wire [31:0] data1,data2, ALU2,ALUout,memdata, signal_extend_l,PCnew,add2out,mux4out, jumpaddr_l。wire [1:0] ALUOp。wire [31:0] instruction。綜合：module top( input clk, input reset, output [31:0] PCnext, output [4:0] addr_regwrite, output [31:0] data_regwrite, output [31:0] signal_extend )。 else PC=PCnext。下一條指令，也必須把程序計數(shù)器加到指向下一條指令，即向后移動四字節(jié)。endmodule取指部件：首先要從存儲器中將指令取出。 assign out={1639。 endcaseendalways (RegWrite or writeaddr or writedata) begin mem[writeaddr] = writedata。h000c。 539。b10000: data2 = 3239。h0008。 539。b01111: data2 = 3239。h001c。 endcase case (in2) 539。h000c。 539。b10000: data1 = 3239。h0008。 539。b01111: data1 = 3239。h001c。寄存器堆：實現(xiàn)代碼：always (in1 or in2)begin case (in1) 539。實現(xiàn)代碼：always (*) if(ctrl==0) out=in0。 default: $display(error)。 239。實現(xiàn)代碼：begin case ({ctrl_write,ctrl_read}) 239。兩個輸入是地址和所寫數(shù)據(jù)，一個輸出位為出內(nèi)容，讀寫控制信號是獨立的，任意始終只能激活一個。 default: ALU_ctrl=0。b101010: ALU_ctrl=339。b001。 639。b100100: ALU_ctrl=339。b110。 639。b100000: ALU_ctrl=339。 239。b01: ALU_ctrl=339。b010。 always (ALUOp or funct)begin case (ALUOp) 239。 default: ALU_out=0。b111: if (in1in2) ALU_out=1。b001: ALU_out=in1 | in2。 in2。 339。 339。 case (ctrl) 339。實現(xiàn)代碼：always (ctrl or in1 or in2) begin if(in1==in2) zero=1。對于取字和存儲指令，ALU用于計算存儲地址；對于R型指令， 根據(jù)指令的低6位功能字段的內(nèi)容， ALU執(zhí)行5中操作中的一種。（2） 選擇一組數(shù)據(jù)通路部件（3） 根據(jù)需求，組裝數(shù)據(jù)通路（4） 分析每條指令的實現(xiàn)，以確定如何設(shè)置影響寄存器傳輸?shù)目刂泣c（5） 裝配控制邏輯3．?dāng)?shù)據(jù)通路圖圖1 數(shù)據(jù)通路圖第三部分 單周期MIPS分析與設(shè)計ALU：算術(shù)邏輯運(yùn)算單元，有2個32位輸入和1個32位輸出，還有一個零標(biāo)志位。本實驗中，我們將整個數(shù)據(jù)通路化分成多個模塊：寄存器堆、取指部件、擴(kuò)展器、二選一數(shù)據(jù)選擇器、算術(shù)邏輯單元、數(shù)據(jù)存儲器等，分別設(shè)計及實現(xiàn)，然后再整體進(jìn)行邏輯控制，最終實現(xiàn)單周期數(shù)據(jù)通路。還備有UART串口，并且與數(shù)據(jù)存儲器共同編址（0x8000_0000~0x8000_0008）。跳轉(zhuǎn)指令：beq條件跳轉(zhuǎn)和j、jr、jl跳轉(zhuǎn)第一部分 功能描述所有的MIPS指令都是32位，支持多種指令，主要有以下幾種：每位小組成員分別選擇1~4題之一，作為該組同學(xué)的課程設(shè)計題目獨立完成；在完成個人題目基礎(chǔ)上小組成員共同完成第5題。基本要求：1. 確定設(shè)計采用的算法；2. 確定設(shè)計的體系結(jié)構(gòu)；3. 劃分所確定的體系結(jié)構(gòu)，畫出模塊圖，確定模塊間的連接關(guān)系，端口方向及寬度；4. 確定設(shè)計的測試方案、測試點及測試向量；5. 完成設(shè)計的RTL代碼及測試代碼；6. 完成設(shè)計的驗證，給出設(shè)計的性能評價（面積、速度等）；7. 撰寫課程設(shè)計報告。4）通用異步串行收發(fā)器（UART）設(shè)計與實現(xiàn)具有基本手法功能的通用異步串行收發(fā)器，并比較各種實現(xiàn)的效率、面積和速度。2）單周期MIPS（算術(shù)邏輯運(yùn)算指令部分）設(shè)計與實現(xiàn)設(shè)計要求：參考《計算機(jī)組成與設(shè)計硬件/軟件接口》、設(shè)計處理器整體結(jié)構(gòu)和模塊劃分，實現(xiàn)支持add、sub、and、or和slt指令的MIPS單周期數(shù)據(jù)通路，并比較各種實現(xiàn)的效率、面積和速度。 課程設(shè)計題目：基于單周期MIPS的微控制器設(shè)計 已知技術(shù)參數(shù)和設(shè)計要求：load/store，算術(shù)邏輯運(yùn)算，流程控制三部分是RISC處理器系統(tǒng)的主要組成部分，是RISC處理器的基礎(chǔ)，本設(shè)計以MIPS處理器的指令子集為例，研究RISC的基本實現(xiàn)及原理。 1）單周期MIPS（load/store指令部分）設(shè)計與實現(xiàn) 設(shè)計要求：參考《計算機(jī)組成與設(shè)計硬件/軟件接口》、設(shè)計處理器整體結(jié)構(gòu)和模塊劃分，實現(xiàn)支持load word(lw)、store word(sw)指令的MIPS單周期數(shù)據(jù)通路，并比較各種實現(xiàn)的效率、面積和速度。3）單周期MIPS（流程控制指令部分）設(shè)計與實現(xiàn)設(shè)計要求：參考《計算機(jī)組成與設(shè)計硬件/軟件接口》、設(shè)計處理器整體結(jié)構(gòu)和模塊劃分，實現(xiàn)支持branch equal(beq)、jump(j)、jump and link(jal)、jump register(jr)指令的MIPS單周期數(shù)據(jù)通路，并比較各種實現(xiàn)的效率、面積和速度。5) 小組實現(xiàn)基于MIPS（子集）單周期數(shù)據(jù)通路的嵌入式控制器設(shè)計要求：與同組同學(xué)共同完成一個具有11條指令的單周期MIPS實現(xiàn)，連接通用異步串行收發(fā)器作為外設(shè)，實現(xiàn)嵌入式控制器，并比較各種實現(xiàn)的效率、面積和速度。 工作量：本課程設(shè)計擬按照每4人為一組分工并協(xié)作完成。熟悉開發(fā)環(huán)境、學(xué)習(xí)工具使用：12學(xué)時分析題目、確定設(shè)計方案：12學(xué)時設(shè)計、驗證以及性能評估、整理數(shù)據(jù)：36學(xué)時工作計劃安排： 學(xué)習(xí)VCS、Design Analyser使用方法，分析設(shè)計題目 利用Verilog語言進(jìn)行系統(tǒng)設(shè)計、驗證 性能評估、整理數(shù)據(jù) 同組設(shè)計者及分工： 指導(dǎo)教師簽字___________________ 年 月 日 教研室主任意見： 教研室主任簽字___________________ 年 月 日*注：此任務(wù)書由課程設(shè)計指導(dǎo)教師填寫。數(shù)據(jù)加載和存儲指令：lw、sw指令 算數(shù)邏輯運(yùn)算：add、sub、and、or、slt具體有三種格式：處理器有32個32位寄存