【正文】 會(huì)一下子斷開(kāi)。具體的識(shí)別及編程方法如下所述。由此可見(jiàn)，在需要的鍵數(shù)比較多時(shí)，采用矩陣法來(lái)做鍵盤(pán)是合理的。在矩陣式鍵盤(pán)中，每條水平線和垂直線在交叉處不直接連通，而是通過(guò)一個(gè)按鍵加以連接。 矩陣鍵盤(pán)的概述矩陣鍵盤(pán)是微控制器外部設(shè)備中所使用的排布類(lèi)似于矩陣的鍵盤(pán)組。本文所用的的是共陽(yáng)數(shù)碼管動(dòng)態(tài)顯示，如上文所示，4位數(shù)碼管的8個(gè)段選位統(tǒng)一接到74HC164數(shù)據(jù)輸出端，而4個(gè)位選端則通過(guò)三極管放大電路接到了DSP芯片上不同的4個(gè)GPIO接口上。通過(guò)分時(shí)輪流控制各個(gè)數(shù)碼管的的COM端，就使各個(gè)數(shù)碼管輪流受控顯示，這就是動(dòng)態(tài)驅(qū)動(dòng)。靜態(tài)驅(qū)動(dòng)的優(yōu)點(diǎn)是編程簡(jiǎn)單，顯示亮度高，缺點(diǎn)是占用I/O端口多，如驅(qū)動(dòng)5個(gè)數(shù)碼管靜態(tài)顯示則需要58＝40根I/O端口來(lái)驅(qū)動(dòng)，實(shí)際應(yīng)用時(shí)必須增加譯碼驅(qū)動(dòng)器進(jìn)行驅(qū)動(dòng)，增加了硬件電路的復(fù)雜性。圖29共陽(yáng)數(shù)碼管連接原理圖表22共陽(yáng)數(shù)碼管段碼表字型DPGFEDCBA段碼011000000C0H111111001F9H210100100A4H310110000B0H41001100199H51001001092H61000001082H711111000F8H81000000090H91001000090H1)靜態(tài)顯示驅(qū)動(dòng)靜態(tài)驅(qū)動(dòng)也稱(chēng)直流驅(qū)動(dòng)。共陽(yáng)極數(shù)碼管是將所有發(fā)光二極管的陽(yáng)極接在一起作為公共端COM，當(dāng)公共端接高電平時(shí)，某一段陰極上的電平為“0”時(shí)，該段點(diǎn)亮，電平為“1”時(shí)，該段熄滅。共陰數(shù)碼管是指將所有發(fā)光二極管的陰極接到一起形成公共陰極(COM)的數(shù)碼管，其在應(yīng)用時(shí)應(yīng)將公共極COM接到地線GND上，當(dāng)某一字段發(fā)光二極管的陽(yáng)極為高電平時(shí)，相應(yīng)字段就點(diǎn)亮；當(dāng)某一字段的陽(yáng)極為低電平時(shí)，相應(yīng)字段就不亮。按能顯示多少個(gè)“8”可分為1位、2位、4位等等數(shù)碼管；按發(fā)光二極管單元連接方式分為共陽(yáng)極數(shù)碼管和共陰極數(shù)碼管。主復(fù)位 (MR) 輸入端上的一個(gè)低電平將使其它所有輸入端都無(wú)效，同時(shí)非同步地清除寄存器，強(qiáng)制所有的輸出為低電平。兩個(gè)輸入端或者連接在一起，或者把不用的輸入端接高電平，一定不要懸空，所以在本系統(tǒng)中，本設(shè)計(jì)將兩個(gè)輸入端A和B連接在一起都接在SPI的輸出口上。74HC164串行輸入數(shù)據(jù)，然后并行輸出。當(dāng)時(shí)鐘極性被置位時(shí)，SPICLK的高電平比低電平多一個(gè)系統(tǒng)時(shí)鐘周期。從式(22)可以看出，當(dāng)SPIBRR為奇數(shù)時(shí)，(SPIBRR+1)為偶數(shù)，SPICLK信號(hào)高電平與低電平在一個(gè)周期內(nèi)保持對(duì)稱(chēng)；當(dāng)SPIBRR為偶數(shù)時(shí)，(SPIBRR+1)為奇數(shù)，SPICLK信號(hào)高電平和低電平在一個(gè)周期內(nèi)不對(duì)稱(chēng)[7]。波特率的設(shè)置 SPI通過(guò)對(duì)寄存器SPIIBRR的配置，可以實(shí)現(xiàn)125種不同的波特率，計(jì)算公式如下: 當(dāng)SPIBRR = 0、2時(shí):SPIBaudRate=LSPCLK/4 (21) 當(dāng)SPIBRR = 3127時(shí):SPIBaudRate=LSPCLK/(SPIBRR+1) (22)式(21)和式(22)中的LSPCLK為DSP的低速外設(shè)時(shí)鐘頻率。已接受的數(shù)據(jù)移入SPIRXBUF供CPU讀取。與此同時(shí)，接受的數(shù)據(jù)通過(guò)SPISOMI引腳移入SPIDAT的最低有效位（LSB）。SPIBRR（波特率寄存器）可以配置126種不同的位傳輸率，該寄存器決定了整個(gè)串行通信網(wǎng)絡(luò)發(fā)送和接受數(shù)據(jù)的位傳輸率。本定時(shí)器系統(tǒng)使用的是主控制器模式，在主控制器模式下，SPI通過(guò)SPICLK引腳為整個(gè)串行通信網(wǎng)絡(luò)提供串行時(shí)鐘。當(dāng)然，主機(jī)和從機(jī)之間進(jìn)行通信的前提是從機(jī)片選信號(hào)SPISTE為低電平，將SPI從機(jī)選中，也就是將處理器2選中。SPI工作控制寄存器SPICTL的MASTER/SLAVE位決定了SPI工作于何種模式，當(dāng)MASTER/SLAVE=1時(shí)，SPI工作于主機(jī)模式，而當(dāng)MASTER/SLAVE=0時(shí)，SPI工作于從機(jī)模式。3個(gè)FIFO寄存器也是16位。值得注意的是，SPI所有的控制寄存器都是8位，當(dāng)寄存器被訪問(wèn)時(shí)，數(shù)據(jù)位于低8位，而高8位為0，因此把數(shù)據(jù)寫(xiě)人SPI這6個(gè)控制寄存器的高8位是無(wú)效的。7)與SCI相同，發(fā)送和接收都能通過(guò)查詢(xún)或者中斷方式來(lái)實(shí)現(xiàn)。5)能選擇的4種脈沖時(shí)鐘配置方案.6)接收和發(fā)送可以同步操作，也就是說(shuō)可以實(shí)現(xiàn)全雙工通信。能夠使用的最大波特率受到I/O緩沖器最大緩存速度的限制，這些緩沖器是使用在SPI引腳上的I/O緩沖器，而最高的波特率不能超過(guò)LSPCLK/4。2)有兩種工作模式可以選擇:主工作模式和從工作模式。SPI模塊介紹。因此，在一個(gè)基于SPI的系統(tǒng)中，必須至少有一個(gè)主控設(shè)備，其向整個(gè)SPI系統(tǒng)提供時(shí)鐘信號(hào)，系統(tǒng)內(nèi)所有的設(shè)備都基于這個(gè)時(shí)鐘脈沖進(jìn)行數(shù)據(jù)的接收或者發(fā)送，所以SPI是同步串行通信接口。當(dāng)S1給M1發(fā)送數(shù)據(jù)時(shí)，原理是一樣的，只不過(guò)通過(guò)MISO引腳來(lái)完成。這也是SCK時(shí)鐘信號(hào)存在的原因，傳輸時(shí)，由SCK提供時(shí)鐘脈沖，MOSI和MISO引腳則是基于此脈沖完成數(shù)據(jù)的發(fā)送或者接收。 當(dāng)從機(jī)被選中，和主機(jī)建立連接之后，接下來(lái)起作用的就是負(fù)責(zé)通信的3根線了。同樣的，當(dāng)S2的片選信號(hào)CS為低電平時(shí)，S2被選中，M1通過(guò)MOSI引腳發(fā)送數(shù)據(jù),S2通過(guò)MOSI引腳接收數(shù)據(jù)，或者s2通過(guò)MISO引腳發(fā)送數(shù)據(jù)，而M1通過(guò)MISO引腳接收數(shù)據(jù)。系統(tǒng)內(nèi)如果有一個(gè)主設(shè)備M1和兩個(gè)從設(shè)備S1和S2。SPI以主從方式進(jìn)行工作，這種模式的通信系統(tǒng)中通常有一個(gè)主設(shè)備和多個(gè)從設(shè)備。F28335系列DSP還支持一個(gè)16級(jí)深度的接受發(fā)送FIFO、用來(lái)減少CPU的開(kāi)銷(xiāo)[5]。典型的應(yīng)用包括擴(kuò)展 I/O，還可以通過(guò)移動(dòng)寄存器，顯示驅(qū)動(dòng)器、模擬轉(zhuǎn)換器等器件所做的外設(shè)擴(kuò)展。SPI最早是由Freescale(原Motorola)公司在其MC68 HCxx系列處理器上定義的一種高速同步串行通信接口。數(shù)碼管通過(guò)動(dòng)態(tài)掃描的方式進(jìn)行輪流點(diǎn)亮。最后，四位數(shù)碼管的四條位選線分別接三極管的發(fā)射極。由于74HC164有兩個(gè)輸入端A和B，而本系統(tǒng)只用到了一個(gè)輸入，所以把這兩個(gè)輸入端都接上SPI的主出從入線，74HC164的時(shí)鐘信號(hào)端自然是接SPI的SCLK線，因?yàn)橥ㄐ胚^(guò)程中的時(shí)鐘信號(hào)始終是由主機(jī)提供的，而74HC164只是從機(jī)。圖24 顯示系統(tǒng)電路原理圖 數(shù)碼管顯示系統(tǒng)的電路連接原理圖如上圖所示。 數(shù)碼管顯示電路 本系統(tǒng)的數(shù)碼管顯示電路主要由SPI、74HC164和4位共陽(yáng)數(shù)碼管組成三部分組成。所以在CPU級(jí)中，定時(shí)器0的中斷是經(jīng)過(guò)CPU的第一條中斷線INT1進(jìn)行傳輸?shù)?。相?yīng)的中斷服務(wù)程序沒(méi)有被執(zhí)行，直到CPU中斷使能寄存器（IER）或調(diào)試中斷寄存器（DBGIER）和全局中斷屏蔽位（INTM）被使能后才能執(zhí)行。也就是說(shuō)，當(dāng)定時(shí)器向PIE發(fā)出中斷請(qǐng)求TINT時(shí)，PIE的PIEIFR（1,7）會(huì)置位，如果PIEIER（1,7）置位且PIEACK1被清除，則此中斷才會(huì)被傳送到CPU級(jí)中當(dāng)中斷請(qǐng)求被發(fā)送到CPU。如果PIEACKx位被清除，則PIE會(huì)向CPU發(fā)送中斷請(qǐng)求，如果PIEACKx位是1，則PIE將一直等待到該位被清除才向CPU發(fā)送中斷請(qǐng)求。另外，每一個(gè)PIE中斷組中還存在一個(gè)中斷應(yīng)答位PIEACK。PIE模塊的8個(gè)外設(shè)中斷和外部引腳中斷復(fù)用一個(gè)CPU中斷，這些中斷被分為12組，即一組中的中斷復(fù)用一個(gè)CPU中斷。相反，雖然中斷事件已經(jīng)發(fā)生了，相應(yīng)的中斷標(biāo)志位也被置位了，但是該中斷沒(méi)有被使能，也就是中斷使能位的值為0，那么外設(shè)就不會(huì)向PIE控制器提出中斷請(qǐng)求。圖23 PIE模塊原理圖一般來(lái)說(shuō)，在程序執(zhí)行過(guò)程中，某一個(gè)外設(shè)產(chǎn)生了一個(gè)中斷事件，那么在這個(gè)外設(shè)的某個(gè)寄存器中與該中斷事件相關(guān)的中斷標(biāo)志位(IF= Interrupt Flag)被置為1。F28335的中斷采用的是三級(jí)中斷機(jī)制，分別為外設(shè)級(jí)、PIE級(jí)和CPU級(jí)。當(dāng)32位計(jì)數(shù)器寄存器TIMH:TIM中的值遞減到零時(shí)，定時(shí)器0會(huì)產(chǎn)生一個(gè)中斷TINT，并傳送給PIE， PIE外設(shè)中斷擴(kuò)展模塊PIE一共可以支持96個(gè)不同的中斷，并把這些中斷分成了12個(gè)組，每個(gè)組有8個(gè)中斷，而且每個(gè)組都被反饋到CPU內(nèi)核的INT1~INT12這12條中斷線中的某一條上。在下一個(gè)定時(shí)器輸入時(shí)鐘周期開(kāi)始時(shí)，TDDRH:TDDR中的值重新裝載人PSCH:PSC中，周而復(fù)始地循環(huán)下去[3]。先給定時(shí)器分頻器TDDRH : TDDR賦值，然后裝載入預(yù)定標(biāo)計(jì)數(shù)器PSCH:PSC中，每隔一個(gè)SYSCLKOUT脈沖，PSCH : PSC中的值減1。接著每經(jīng)過(guò)一個(gè)TIMCLK周期，計(jì)數(shù)器就遞減一次，最后當(dāng)計(jì)數(shù)寄存器TIMH:TIM等于0時(shí)，定時(shí)器中斷輸出信號(hào)產(chǎn)生一個(gè)中斷脈沖。只有CPU定時(shí)器0和定時(shí)器1可以供用戶(hù)使用。 DSP內(nèi)部定時(shí)器TMS320F28335芯片內(nèi)部具有3個(gè)32位的CPU定時(shí)器——Timer0 、 Timerl和Timer2。首先為定時(shí)器0設(shè)置定時(shí)初值，并開(kāi)啟定時(shí)器使其計(jì)數(shù)。得益于其浮點(diǎn)運(yùn)算單元，用戶(hù)可快速編寫(xiě)控制算法而無(wú)需在處理小數(shù)操作上耗費(fèi)過(guò)多的時(shí)間和精力，與前代DSC相比，平均性能提高50%，并與定點(diǎn)C28x控制器軟件兼容，從而簡(jiǎn)化軟件開(kāi)發(fā)，縮短開(kāi)發(fā)周期，降低開(kāi)發(fā)成本[2]。與以往的定點(diǎn)DSP相比，該 器件的精度高，成本低， 功耗小，性能高，外設(shè)集成度高，數(shù)據(jù)以及程序存儲(chǔ)量大，A/D轉(zhuǎn)換更精確快速等。它的強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度，是最值得稱(chēng)道的兩大特色。再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。 DSP微控制器DSP（Digital Signal Processor）是一種獨(dú)特的微處理器，是以數(shù)字信號(hào)來(lái)處理大量信息的器件。系統(tǒng)工作是通過(guò)編程選擇5倍頻的PLL鎖相環(huán)使得DSP工作在最高主頻150MHz。DSP的GPIO54和GPIO56設(shè)置為SPI的數(shù)據(jù)發(fā)送和時(shí)鐘端，GPIO58~59和GPIO62~63設(shè)置為數(shù)碼管的位選端。矩陣鍵盤(pán)由GPIO00~GPIO03輸入，GPIO50~GPIO53輸出。根據(jù)設(shè)計(jì)要求，本系統(tǒng)主要硬件電路由DSP微控制器、按鍵、共陽(yáng)數(shù)碼管、LED顯示電路組成。方案設(shè)計(jì)框圖如下所示:圖21 系統(tǒng)總體方案設(shè)計(jì)圖定時(shí)器工作過(guò)程如下：；“開(kāi)始”鍵后，定時(shí)器開(kāi)啟，數(shù)碼管顯示定時(shí)時(shí)間并進(jìn)行逆行計(jì)數(shù)，默認(rèn)情況下定時(shí)時(shí)間為1分鐘“暫停”鍵，則暫停計(jì)時(shí)，數(shù)碼管顯示“”；，可通過(guò)鍵盤(pán)上的數(shù)字鍵重新設(shè)定定時(shí)時(shí)間；，按下“開(kāi)始”鍵則定時(shí)器按照重新設(shè)定的定時(shí)時(shí)間開(kāi)始定時(shí)，若沒(méi)有設(shè)置新的定時(shí)時(shí)間，則從暫停時(shí)的時(shí)間點(diǎn)繼續(xù)定時(shí)。2 定時(shí)器系統(tǒng)的硬件設(shè)計(jì) 總體硬件設(shè)計(jì)本系統(tǒng)采用德州儀器的TMS320F28335 DSP微控制器作為核心部件。，可以利用鍵盤(pán)上的數(shù)字鍵0~9重新設(shè)定定時(shí)時(shí)間，在按下開(kāi)始鍵，則定時(shí)器開(kāi)始從剛剛設(shè)置的定時(shí)時(shí)間重新開(kāi)始定時(shí)。，更新的定時(shí)時(shí)間?？偟膩?lái)說(shuō)，綜合以上的各功能電路和相應(yīng)的軟件程序相結(jié)合，便能實(shí)現(xiàn)一個(gè)功能強(qiáng)大的多位定時(shí)器。鑒此，本文設(shè)計(jì)開(kāi)發(fā)了一種基于DSP微控制器的多用途定時(shí)器，它造價(jià)低，功能全，性?xún)r(jià)比高，配以小鍵盤(pán)和數(shù)碼管顯示，可適應(yīng)各種場(chǎng)合的定時(shí)預(yù)警之用。 定時(shí)器方案的確定隨著DSP控制器性?xún)r(jià)比不斷