基于dds的波形發(fā)生器設(shè)計(jì)-文庫吧資料
2025-06-30 15:41本頁面
【正文】 ,0xef,0xdf,0xbf,0x7f}。本文主要給出串行寫入方式的C源程序以供讀者調(diào)試參考?！ D（４） 4軟件部分4．１ 軟件部分設(shè)計(jì)軟件程序的功能就是通過程序使整個(gè)系統(tǒng)按照人們的設(shè)想要求工作起來 ,本系統(tǒng)中最主要的部分就是將AD9850 的 40 位控制字通過單片機(jī)寫入到 AD9850 芯片內(nèi) ,系統(tǒng)的程序流程圖如圖 4 所示。為了詳細(xì)介紹 AD9850 的用法 ,這里重點(diǎn)給出本系統(tǒng)中A T89S52 單片機(jī)與 AD9850 芯片連接電路 ,如圖 4 所示 ,其中 R1 = 1 kΩ, R2 = 10kΩ, R3 = 1kΩ,單片機(jī)晶振選用12 MHz ,電容采用 30 p F 經(jīng)典值。與并行方式相比 ,串行寫入方式在數(shù)據(jù)傳輸?shù)乃俣壬弦?,但它更大優(yōu)點(diǎn)是能節(jié)省很多 I/ O 口資源[8 ]。 參考時(shí)鐘 微 控制器 相位累加器低通濾波 模數(shù)轉(zhuǎn)換器 波形轉(zhuǎn)換和算法Sin信號(hào)矩形波端口比較器 圖（2） 圖（3）3 硬件部分３．２硬件電路設(shè)計(jì)AD9850 控制字的寫入方式有串行和并行兩種。串行控制字的寫入時(shí)序如圖 3 所示。AD9850 有串行和并行兩種控制命令字寫入方式。 f r 為參考時(shí)鐘頻率。在應(yīng)用中 ,工作方式選擇位設(shè)為00 ,因?yàn)?01 ,10 ,11 已經(jīng)預(yù)留作為工廠測(cè)試用。流程如圖（2）。、176。、45176。在125MHz的時(shí)鐘下，；并具有5位相位控制位，而且允許相位按增量180176。將DAC的輸出經(jīng)低通濾波后接到AD9850內(nèi)部的高速比較器上即可直接輸出一個(gè)抖動(dòng)很小的方波。AD9850采用32位的相位累加器將信號(hào)截?cái)喑?4位輸入到正弦查詢表，查詢表的輸出再被截?cái)喑?0位后輸入到DAC，DAC再輸出兩個(gè)互補(bǔ)的電流。相位寄存器每過2N/M個(gè)外部參考時(shí)鐘后返回到初始狀態(tài)一次，相位地正弦查詢表每消費(fèi)品一個(gè)循環(huán)也回到初始位置，從而使整個(gè)DDS系統(tǒng)輸出一個(gè)正弦波。范圍的一個(gè)相位點(diǎn)。正弦查詢表包含一個(gè)正弦波周期的數(shù)字幅度信息，每一個(gè)地址對(duì)應(yīng)正弦波中0176。每來一個(gè)外部參考時(shí)鐘，相位寄存器便以步長M遞加。AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。AD9850的引腳排列，圖2為其組成框圖。美國AD公司推出的高集成度頻率合成器AD9850便是采用DDS技術(shù)的典型產(chǎn)品之一。它的輸入是相位調(diào)制器輸出的高M(jìn)位（而并非全部N位）值，將其作為正弦ROM查找表的地址值；查詢表把輸入的地址相位信息映射成正弦波幅度信號(hào)；輸出送往DAC，轉(zhuǎn)化為模擬信號(hào)。相位調(diào)制器(phasemod)接收相位累加器的相位輸出，在這里加一個(gè)相位偏移值，主要用于實(shí)現(xiàn)信號(hào)的相位調(diào)制，如PSK（相移鍵控）等，在不使用時(shí)可以去掉該部分，或加一個(gè)固定的相位控制字。通常也可在波形存貯器前面加一個(gè)相位調(diào)制器，使其具有相位調(diào)制的功能，為了防止頻率控制字、相位控制字改變時(shí)干擾相位累加器和相位調(diào)制器的正常工作，分別在這兩個(gè)模塊前面加入了兩組寄存器，從而靈活且穩(wěn)定地控制頻率字和相位字的輸入。本實(shí)驗(yàn)項(xiàng)目中的設(shè)計(jì)主要針對(duì)數(shù)控振蕩器（NCO）部分，DAC部分直接采用實(shí)驗(yàn)系統(tǒng)箱提供的數(shù)/模轉(zhuǎn)換電路。在這里。再由DAC將其轉(zhuǎn)換成為階梯模擬波形，最后由具有內(nèi)插作用的LPF將其平滑為連續(xù)的正弦波形作為輸出。DDS 由相位累加器和波形存儲(chǔ)器（即，ROM查詢表）構(gòu)成的數(shù)控振蕩器（NCO_ Numerically Controlled Oscillators）、數(shù)模轉(zhuǎn)換器（DAC）以及低通濾波器（LPF）三部分組成。綜上所述，在采樣頻率一定的情況下，可以通過控制兩次采樣之間的相位增量（不得大于π）來控制所得離散序列的頻率，經(jīng)保持、濾波之后可唯一的恢復(fù)出此頻率的模擬信號(hào)。因此，只要控制這個(gè)相位增量，就可以控制合成信號(hào)的頻率。根據(jù)采樣定理： （26）只要從（23）出來的離散序列即可唯一的恢復(fù)出（22）的模擬信號(hào)。為了分析簡化起見，可令U=1，=0，這將不會(huì)影響對(duì)頻率的研究。本綜合實(shí)驗(yàn)項(xiàng)目采用基于FPGA的EDA技術(shù)設(shè)計(jì)實(shí)現(xiàn)DDS芯片，并可以根據(jù)實(shí)際需要對(duì)其功能進(jìn)行靈活地修改，配置。同傳統(tǒng)的頻率合成技術(shù)相比，DDS技術(shù)具有極高的頻率分辨率、極快的變頻速度，變頻相位連續(xù)、相位噪聲低，易于功能擴(kuò)展和全數(shù)字化便于集成，容易實(shí)現(xiàn)對(duì)輸出信號(hào)的多種調(diào)制等優(yōu)點(diǎn)，滿足了現(xiàn)代電子系統(tǒng)的許多要求，因此得到了迅速的發(fā)展。，（DDS__Direct Digital Synthesis）技術(shù)。在通信、雷達(dá)、導(dǎo)航、電子偵察、干擾與抗干擾等眾多領(lǐng)域都有應(yīng)用。該信號(hào)發(fā)生器具有更強(qiáng)的市場(chǎng)競爭力，在跳頻技術(shù)、無線電通信技術(shù)方面具有比較廣闊的發(fā)展前景。 課 程 設(shè) 計(jì) 任 務(wù) 書4．主要參考文獻(xiàn)：,董燕,，2003年12期，2007年,趙興群,夏翎,，2001年06期,鄭珍,，2006年03期，1997年12期5．設(shè)計(jì)成果形式及要求：設(shè)計(jì)說明書及相關(guān)電路圖6．工作計(jì)劃及進(jìn)度：12月 19日 ~ 12月 22日 了解設(shè)計(jì)題目及熟悉資料 12月 23日 ~ 12月 26日 確定各題目要求計(jì)算相關(guān)參數(shù)，確定具體設(shè)計(jì)方案12月 27日 ~ 1月 2日結(jié)合要求具體設(shè)計(jì)與仿真1月 3 日 ~ 1 月6日 整理課程設(shè)計(jì)說明書，答辯或成績考核，系主任審查意見：
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1