freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于dds的波形發(fā)生器設計-文庫吧資料

2025-06-30 15:41本頁面
  

【正文】 ,0xef,0xdf,0xbf,0x7f}。本文主要給出串行寫入方式的C源程序以供讀者調(diào)試參考?!           D(4) 4軟件部分4.1   軟件部分設計軟件程序的功能就是通過程序使整個系統(tǒng)按照人們的設想要求工作起來 ,本系統(tǒng)中最主要的部分就是將AD9850 的 40 位控制字通過單片機寫入到 AD9850 芯片內(nèi) ,系統(tǒng)的程序流程圖如圖 4 所示。為了詳細介紹 AD9850 的用法 ,這里重點給出本系統(tǒng)中A T89S52 單片機與 AD9850 芯片連接電路 ,如圖 4 所示 ,其中 R1 = 1 kΩ, R2 = 10kΩ, R3 = 1kΩ,單片機晶振選用12 MHz ,電容采用 30 p F 經(jīng)典值。與并行方式相比 ,串行寫入方式在數(shù)據(jù)傳輸?shù)乃俣壬弦?,但它更大優(yōu)點是能節(jié)省很多 I/ O 口資源[8 ]。 參考時鐘 微 控制器 相位累加器低通濾波 模數(shù)轉換器 波形轉換和算法Sin信號矩形波端口比較器 圖(2) 圖(3)3 硬件部分3.2硬件電路設計AD9850 控制字的寫入方式有串行和并行兩種。串行控制字的寫入時序如圖 3 所示。AD9850 有串行和并行兩種控制命令字寫入方式。 f r 為參考時鐘頻率。在應用中 ,工作方式選擇位設為00 ,因為 01 ,10 ,11 已經(jīng)預留作為工廠測試用。流程如圖(2)。、176。、45176。在125MHz的時鐘下,;并具有5位相位控制位,而且允許相位按增量180176。將DAC的輸出經(jīng)低通濾波后接到AD9850內(nèi)部的高速比較器上即可直接輸出一個抖動很小的方波。AD9850采用32位的相位累加器將信號截斷成14位輸入到正弦查詢表,查詢表的輸出再被截斷成10位后輸入到DAC,DAC再輸出兩個互補的電流。相位寄存器每過2N/M個外部參考時鐘后返回到初始狀態(tài)一次,相位地正弦查詢表每消費品一個循環(huán)也回到初始位置,從而使整個DDS系統(tǒng)輸出一個正弦波。范圍的一個相位點。正弦查詢表包含一個正弦波周期的數(shù)字幅度信息,每一個地址對應正弦波中0176。每來一個外部參考時鐘,相位寄存器便以步長M遞加。AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較器,能實現(xiàn)全數(shù)字編程控制的頻率合成。AD9850的引腳排列,圖2為其組成框圖。美國AD公司推出的高集成度頻率合成器AD9850便是采用DDS技術的典型產(chǎn)品之一。它的輸入是相位調(diào)制器輸出的高M位(而并非全部N位)值,將其作為正弦ROM查找表的地址值;查詢表把輸入的地址相位信息映射成正弦波幅度信號;輸出送往DAC,轉化為模擬信號。相位調(diào)制器(phasemod)接收相位累加器的相位輸出,在這里加一個相位偏移值,主要用于實現(xiàn)信號的相位調(diào)制,如PSK(相移鍵控)等,在不使用時可以去掉該部分,或加一個固定的相位控制字。通常也可在波形存貯器前面加一個相位調(diào)制器,使其具有相位調(diào)制的功能,為了防止頻率控制字、相位控制字改變時干擾相位累加器和相位調(diào)制器的正常工作,分別在這兩個模塊前面加入了兩組寄存器,從而靈活且穩(wěn)定地控制頻率字和相位字的輸入。本實驗項目中的設計主要針對數(shù)控振蕩器(NCO)部分,DAC部分直接采用實驗系統(tǒng)箱提供的數(shù)/模轉換電路。在這里。再由DAC將其轉換成為階梯模擬波形,最后由具有內(nèi)插作用的LPF將其平滑為連續(xù)的正弦波形作為輸出。DDS 由相位累加器和波形存儲器(即,ROM查詢表)構成的數(shù)控振蕩器(NCO_ Numerically Controlled Oscillators)、數(shù)模轉換器(DAC)以及低通濾波器(LPF)三部分組成。綜上所述,在采樣頻率一定的情況下,可以通過控制兩次采樣之間的相位增量(不得大于π)來控制所得離散序列的頻率,經(jīng)保持、濾波之后可唯一的恢復出此頻率的模擬信號。因此,只要控制這個相位增量,就可以控制合成信號的頻率。根據(jù)采樣定理: (26)只要從(23)出來的離散序列即可唯一的恢復出(22)的模擬信號。為了分析簡化起見,可令U=1,=0,這將不會影響對頻率的研究。本綜合實驗項目采用基于FPGA的EDA技術設計實現(xiàn)DDS芯片,并可以根據(jù)實際需要對其功能進行靈活地修改,配置。同傳統(tǒng)的頻率合成技術相比,DDS技術具有極高的頻率分辨率、極快的變頻速度,變頻相位連續(xù)、相位噪聲低,易于功能擴展和全數(shù)字化便于集成,容易實現(xiàn)對輸出信號的多種調(diào)制等優(yōu)點,滿足了現(xiàn)代電子系統(tǒng)的許多要求,因此得到了迅速的發(fā)展。,(DDS__Direct Digital Synthesis)技術。在通信、雷達、導航、電子偵察、干擾與抗干擾等眾多領域都有應用。該信號發(fā)生器具有更強的市場競爭力,在跳頻技術、無線電通信技術方面具有比較廣闊的發(fā)展前景。 課 程 設 計 任 務 書4.主要參考文獻:,董燕,,2003年12期,2007年,趙興群,夏翎,,2001年06期,鄭珍,,2006年03期,1997年12期5.設計成果形式及要求:設計說明書及相關電路圖6.工作計劃及進度:12月 19日 ~ 12月 22日 了解設計題目及熟悉資料 12月 23日 ~ 12月 26日 確定各題目要求計算相關參數(shù),確定具體設計方案12月 27日 ~ 1月 2日結合要求具體設計與仿真1月 3 日 ~ 1 月6日 整理課程設計說明書,答辯或成績考核,系主任審查意見:
點擊復制文檔內(nèi)容
規(guī)章制度相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1