基于sopc的網(wǎng)絡(luò)模塊設(shè)計(jì)與實(shí)現(xiàn)-文庫吧資料
2025-06-28 17:36本頁面
【正文】 標(biāo)準(zhǔn)組件庫中并不包含網(wǎng)絡(luò)控制器DM9000A，在這里需要添加自定義組件。處理器可通過這個(gè)接口實(shí)現(xiàn)對(duì)DM9000A的控制，具體引腳包括：◇nRD讀命令；◇nWR寫命令；◇nCS／nAEN片選；◇SD0～SD7數(shù)據(jù)總線(低8位)；◇SD8～SD15數(shù)據(jù)總線(高8位)，在16位模式下才有用；◇CMD命令類型。DM9000A完全兼容IEEE 802．3u規(guī)范，支持IP／ TCP／UDP求和檢驗(yàn)，支持半雙工模式背壓數(shù)據(jù)流控。將NIOS II處理器的異常地址設(shè)置為sdram_0，其為掉電易失的存儲(chǔ)器SDRAM在“JTAG Debug Module”標(biāo)簽下選擇Level 1，此時(shí)占用邏輯資源最少，為300—400邏輯單元，2個(gè)M4K RAM塊。本設(shè)計(jì)中，NIOS II CPU負(fù)責(zé)網(wǎng)絡(luò)模塊的控制、數(shù)據(jù)的傳輸以及I／O接口等功能，故選用高端NIOS II／f內(nèi)核以滿足所要求的功能，其約占1400—1800個(gè)邏輯單元，3個(gè)M4K RAM塊，可以用來增加指令緩存。之后將可執(zhí)行軟件下載到目標(biāo)板上的NiosⅡ系統(tǒng)中，在目標(biāo)板上運(yùn)行調(diào)試軟件，并對(duì)設(shè)計(jì)的不足進(jìn)行收進(jìn)。在硬件方面，建立一個(gè)頂層設(shè)計(jì)文件，將生成的SoPC系統(tǒng)例化，并設(shè)置引腳分配、時(shí)序要求及其它設(shè)計(jì)約束，然后編譯硬件設(shè)計(jì)并將FPGA設(shè)計(jì)下載到目標(biāo)板中。2 網(wǎng)絡(luò)模塊設(shè)計(jì)與實(shí)現(xiàn)SoPC系統(tǒng)設(shè)計(jì)流程如圖3所示。完成系統(tǒng)配置之后，SoPC Builder根據(jù)要求生成VHDL或Verilog HDL的系統(tǒng)級(jí)設(shè)計(jì)代碼，并自動(dòng)生成部分外設(shè)的硬件抽象層(HAL)代碼和底層硬件驅(qū)動(dòng)代碼，為軟件開發(fā)做好準(zhǔn)備。1 系統(tǒng)總體方案設(shè)計(jì)Altera公
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1