【正文】 也可以用原理圖的輸入方法來設計自己的功能模塊。如果需要，用戶可以定制指令和外設邏輯。外設 驅動 Alte 的 LPM模塊 用戶程序代碼和庫 使用 NIOS II IDE 開發(fā)軟件 連接各模塊并選擇 FPGA 分配 引腳 編譯軟件生成可執(zhí)行文件 .elf 編譯硬件系統(tǒng)生成配置文件 .sof 將生成的 .sof 文件 轉換成 .jir 文件 在 IDE 中使用 ISS運行 /調試軟件 行軟件到 nios 將 jir 文件下載到 EPCS，并下載 elf 文件 到 flash 武漢理工大學畢業(yè)設計（論文） 8 包容在里面，編譯的時候就將這些模塊整合在一起。標準外 設 定義指令 amp。 (2)每個開發(fā)過程開始時都應建立一個工程， Quartus II 是以工程的方式對設計過程進行管理的。 SOPC 的開發(fā)過程中要使用到Quartus II、 SOPC Builder、 Nios II IDE，本設計使用的版本都是 。 主要芯片介紹 核心板所用的 Altera公司的 Cyclone II系列的 EP2C35F672C個邏輯單元，它具有一整套最佳的功能，包括嵌入式 18位 *18位乘法器、專用外部存儲器接口電路、4K位嵌入式存儲器塊、鎖相環(huán)（ PLL）和高速差分 I/O； 8M的 SDRAM采用A2V64S40OCTP703AFAOM； 4M的 FLASH用的是 S29AL032070TF104； 512K的SRAM采用的是 IS61LV255616AL； VGA的 驅動 DAC采用的是 10位的高分辨率的ADV7123； 信號 采集的 ADC用的是 TI公司的 ADS828。如果 AD 的前端預處理部分可以添加程控運放， 則可 增大測量信號幅值的動態(tài)范圍 。 其它的像素點用于顯示計算的數(shù)據。 顯示的分辨率： 本顯示系統(tǒng)采用 640*480 的分辨率， 60HZ 的刷新率。就 這樣來算，作一次 1024 處理約 40uS。 為了 提高運算的精度， 充分展現(xiàn) FPGA的數(shù)據處理優(yōu)勢，取 1024個點進行處理 。 頻譜分析儀的性能指標 及測量頻率 ： 設 頻率分辨率為 f? ， 采 樣 頻率為 sf ,采樣的點數(shù)為 N，則 f? = sf /N。再由 NIOS控制 VGA驅動模塊，完成整個的系統(tǒng)顯示。 Nios主控 模塊 完成FFT的運算、 顯示數(shù)據的處理、還有外圍 設備 的主要控制 。這個時鐘頻率的選擇由外圍的鍵盤來控制，也可以由程序內部測量頻率后以反饋的形式完成， 考慮到 表達 的直觀性，選擇用接入鍵盤的控制。 ADC是完成從模擬到數(shù)字的關鍵環(huán)節(jié)，它的精度和速度直接決定了頻譜分析儀的性能，所以 ADC盡量選用精度和速度都比較高的芯片。 設計中數(shù)據的采集和 FFT的運算 采用全硬件并行方式實現(xiàn)，數(shù)據傳輸方式充分考慮 NIOS II的特點，在各個環(huán)節(jié)上都以低耗時為設計目標，故總體數(shù)據流程構思如圖 4所示。這樣它便能夠很方便的解決了模擬系統(tǒng)分辨率不高和傳統(tǒng) DSP處理器速度慢缺點，方便實現(xiàn)了信號實時高分辨的頻譜分析 ]11[ 。 鑒于以上各點，我們 選擇 基于 FPGA的數(shù)字頻譜分析儀的設計， 采樣和處理用 專門 的模塊完成 、 系統(tǒng)的 FFT處理器用 軟件在 NIOS II核中 完 成 、并將 VGA顯示模塊封裝為 SOPC Builder元件 ，這樣 實現(xiàn)了信號的并行處理 ， 解決實時系統(tǒng)的主要矛盾，實現(xiàn)數(shù)據無積壓處理。再結合外圍 大 容量 SDRAM和 SRAM，可以同時 進行 多 個點的 FFT運算 ， 用 SRAM做顯存 加快了顯示的速度 。 FPGA內部帶有鎖相環(huán) ， 能 加快 處理 的速度。這種新型的頻譜分析儀采用數(shù)字方法直接由 模擬／數(shù)字轉換器 (ADC)對輸入信號取樣，再經 FFT處理后獲得頻譜分布圖。 (2)基于外差原理的數(shù)字式頻譜儀 “數(shù)字式外差 ”原理是把模擬外差式頻譜分析儀中的各模塊利用數(shù)字可編程器件 實現(xiàn)，其原理框圖如圖 3所示 ： iu A / D 采樣 峰值提取 DDS 數(shù)字乘法器 數(shù)字濾波器 頻譜圖顯示 頻率 峰 值 圖 3 基于外差原理的數(shù)字式頻譜儀原理框圖 信號經高速 A／ D采集送入處理器，通過硬件乘法器與本地由 DDS產生的本振掃頻信號混頻，變頻后信號不斷移入低通數(shù)字濾波器，然后提取通過低通濾波器的信號幅度，根據當前頻率和提取到的幅度值 ， 即可以繪制當前信號頻譜圖。模擬外差式頻譜儀具有高帶寬和高頻率分辨率等優(yōu)點，但是模擬器件調試復雜，短期實現(xiàn)有難度，尤其是在對頻譜信息的存儲和分析上，遜色于新興的數(shù)字化頻譜儀方案 ]10[ 。由于掃描電壓在調制振蕩器的同時， 又驅動 X放大器，從而可以在屏幕上顯示出被測信號的線狀頻譜圖。 武漢理工大學畢業(yè)設計（論文） 3 頻譜分析儀的總體方案的確定 頻譜分析儀是在頻域上觀察電信號特征，并在顯示儀器上顯示當前信號頻譜圖的儀器。 第七章對本課題的研究進行了總結，給出了結論。 第六章介紹了 “頻譜分析儀 ”的軟件設計。 第五章介紹了 “頻譜分析儀 ”的硬件電路的設計。包括 FFT的原理， FFT的實現(xiàn)方法和硬件結構。 第三章介紹 SOPC基本開發(fā)流程 ，建立設計所需要的基本 SOPC模塊， 包括Nios II嵌入式處理器及開發(fā)環(huán)境， Nios II開發(fā)流程， SOPC開發(fā)工具， SOPC Builder開發(fā)工具。 第二章介紹了頻譜分析儀的總體方案。事實上，要得到高的處理速度， FFT的實現(xiàn)和系統(tǒng)的結構是關鍵 ]4[ 。對于后者，通過選用不同的器件，可滿足高速實時的要求，但成本很高。前者由于采用軟件處理，故實時性很差 ∈ 數(shù)據先采樣、存儲后處理 )，且系統(tǒng)成本很高 ]3[ ；不適合于工程實際。模擬頻譜分析儀，決定它性能的主要是濾波器的性能，由于模擬器件在精 度、穩(wěn)定性等方面的限制，使得它的分辨率較低，誤差較大。傳統(tǒng)的模擬頻譜分析儀的前端電路是一定帶寬內可調諧的接收機，輸入信號經變頻器變頻后，通過檢波、低通濾波器輸出，濾波輸出作為垂直分量，頻率作為水平分量，在示波器屏幕上繪出坐標圖，就是輸入信號的頻譜圖。 頻譜分析儀的現(xiàn)狀及意義 隨著科學技術的發(fā)展，頻譜分析作為近代的信號分析方法在各個學科研究中已經廣泛到應用，是從事各種電子產品研發(fā)、生產、檢驗的重要工具。SOPC是 PLD和 ASIC技術融合的結構 ]2[ 。 SOPC，是 Altera公司提出來的一種靈活高效的 SOC解決方案，是一種新額軟硬件協(xié)同設計的系統(tǒng)設計技術。 SOC的設計儀 IP核為基礎，以分層次的硬件描述語言為系統(tǒng)功能和結構的主要描述手段，并需要借助 EDA工具。隨著 IC設計與工藝水平的提高，原先由許多 IC組成的電子系統(tǒng)可以集成到一個芯片上，構成片上系統(tǒng)（ System on a chip,SOC）。 Nios II 武漢理工大學畢業(yè)設計（論文） 1 SOPC技術的概括及發(fā)展 在集成電路（ IC）發(fā)展的初期，電路設計只要是器件的物理版圖設計。SOPC。 D can be configured 32bit soft core processor, which can be configured embedded system design features to bring greater flexibility for embedded system design provides a new ideas. In this paper, the core design for the Nios II platform embedded Spectrum Analyzer, is presented based on the Nios II Cyclone II chip realization diagram. This article first introduces the Nios II embedded spectrum analyzer and the development of the advantages of technical indicators. Then explained how SOPC Build a system that they need the module (Nios II and the standard peripheral modules), and shows through the Nios II IDE design the basic principle of spectrum analyzer and function. On the Nios II architecture indepth analysis and customized using the SOPC Builder Avalon bustype device. And make full use of FPGA and Nios II features, plete with fixedpoint FFT putation implementation. AD sampling and processing using parallel cascade structure, as far as possible in the design of system structure when using low power data transmission and full use of resources in the FPGA. In this design the system to plete the sampling frequency in the five kinds of signal spectrum analysis and time domain signal, power spectral density VGA display, and made a kind. Finally, the article summarizes the main work, and pointed out that the system needs further improvement and development. Key words: Frequency spectrum。 最后論文對主要工作進行了總結，并指出了系統(tǒng)需要進一步完善和發(fā)展的方向。 AD采樣和處理采用并行 級聯(lián)結構，在系統(tǒng)結構設計中盡量采用低耗時的數(shù)據傳輸方式和充分利用 FPGA中的資源。 對 Nios II的體系 結構進行了深入的分析， 并 使用 SOPC Builder定制 Avalon總線型元件 。本文首先介紹了基于 Nios II的嵌入式頻譜分析儀的優(yōu)點和研制技術指標。 Nios II是 Altera公司研發(fā)的基于 FPGA的可配置 32位軟核處理器，其可配置特性給嵌入式系統(tǒng)設計帶來了更大的靈活性，為嵌入式系統(tǒng)的設計提供了一種全新的思路。頻譜分析在工程實踐和理論研究中有著重要的意義，但是目前普遍價格比較昂貴。 指導教師意見 指導教師簽名： 年 月 日 武漢理工大學畢業(yè)設計（論文） 目 錄 摘 要 ................................................................................................................................I Abstract.......................................................................................................................... II .............................................................................................................................. 1 SOPC 技術的概括及發(fā)展 ...................................................................................... 1 頻譜分析儀的現(xiàn)狀及意義 ..................................................................................... 1 本文的結構 .......................................................................................................... 2 ....................................................................................................................... 3 頻譜分析儀的總體方案的確定 ..............................