基于pcmcu和fpga的遠程數(shù)據(jù)采集系統(tǒng)設(shè)計-文庫吧資料
2025-06-28 00:38本頁面
【正文】 End case。 sm[]=0。 end if。 if eoc then sm[]=2。When 1 = st=gnd。dp[]=ds[]。end if。if fsxuanze==0 then 選擇通道方式 add[]=tdxuanze[]。(sm[],st,dp[]).clk=fp。outd=outd。outd=!outd。End if。Else fpq[]=fpq[]+1。If fpq[]==19 then 分頻 fpq[]=0。(fpq[],fp,outdd[],outd).clk=inclk。 定義D觸發(fā)器sm[1..0],dp[7..0],st,outdd[20..0]:dff。cfq:multt。 add[2..0],otclk,out[6..0],st,oe,led[7..0],p,wx[4..0]:output。 調(diào)用BCD轉(zhuǎn)換和顯示模塊Include “”。 End。 []=dab[]。 Begin []=gnd。 res[15..0] :output。 FUNCTION lpm_mult (dataa[7..0], datab[7..0],sum[7..0]) 設(shè)置乘法器參數(shù) WITH (LPM_WIDTHA=8, LPM_WIDTHB=8,LPM_WIDTHP=16, LPM_WIDTHS=16,INPUT_A_IS_CONSTANT=no, INPUT_B_IS_CONSTANT=no,USE_EAB=off, LPM_REPRESENTATION=unsigned ) RETURNS (result[15..0])。 end table。 h8“ =h7f。 h6“ =h7d。 h4“ =h66。 h2 =h5b。 h0 =h3f。 end case。 bitout[]=16。 stb[]=4。 when 3= mseg[]=mmr[]。 bitout[]=4。 stb[]=2。 when 1= mseg[]=mrr[]。 bitout[]=1。End case。 End if。mm[]=mm[]。mr[]=mr[]。 End if。mm[]=mm[]。 Else mr[]=mr[]+1。mh[]=mh[]。 Else mw[]=mw[]+1。mh[]=mh[]。 End if。 If mh[]==9 then mh[]=0。 If mw[]==9 then mw[]=0。 If ml[]==9 then ml[]=0。 mrd[]=mrd[]1。mrr[]=mr[]。mmr[]=mm[]。 sta[]=0。mr[]=mr[]。mm[]=mm[]。mlr[]=ml[]。mwr[]=mw[]。When 1 = If mrd[]==0 then mhr[]=mh[]。mrr[]=mrr[]。mmr[]=mmr[]。sta[]=1。(mhr[],mmr[],mwr[],mrr[],mlr[]).clk=inclk。mseg[].clk=fp。stb[].clk=fp。 End if。 Else fp=fp。 分頻 If fpq[]==19999 then fp=!fp。Beginp=vcc。 mrd[15..0],sta[1..0],stb[2..0],mseg[3..0], bitout[4..0],fpq[15..0],fp :dff。 odd[6..0], p,bitout[4..0] :output。圖212 數(shù)碼管管腳分配圖3 軟件設(shè)計 設(shè)計任務(wù) 基本任務(wù) (1)、進行電壓采集并顯示 擴展任務(wù) (1)、指定通道采集 (2)、循環(huán)采集顯示 ，默認(rèn)每通道顯示1秒鐘。其中SEG1——SEG2采用靜態(tài)顯示方式，SEG3——SEG10采用動態(tài)掃描顯示方式。 （4）轉(zhuǎn)換結(jié)束后，可通過執(zhí)行IN指令，設(shè)法在輸出允許OE腳上形成一個正脈沖，打開三態(tài)緩沖器把轉(zhuǎn)換的結(jié)果輸入到DB，一次A/D轉(zhuǎn)換便完成。（3）轉(zhuǎn)換開始,EOC變低電平，轉(zhuǎn)換結(jié)束，EOC變?yōu)楦唠娖健D25 ADC0809結(jié)構(gòu)圖 ADC0809轉(zhuǎn)換原理 圖26 ADC0809轉(zhuǎn)換工作時序工作原理： ，可以使兩個非門打開（1）當(dāng)模擬量送至某一輸入通道后，CPU將標(biāo)識該通道編碼的三位地址信號經(jīng)數(shù)據(jù)線或地址線輸入到ADDC、ADDB、ADDA引腳上。 圖24 數(shù)碼管顯示電路顯示譯碼電路部分由P0口或P2口輸出顯示。 圖23 LED顯示電路顯示電路采用6位共陽極LED動態(tài)掃描顯示，CD4511輸出所需字形，74LS138選擇字位。晶振采用12MHZ，該頻率有利于提高串口的通信可靠性，同時又保證單片機有較高的運行速度。CPLD系統(tǒng)則需自行設(shè)計焊接，包含EP1K30TC144芯片。 系統(tǒng)設(shè)計原理框圖 圖12系統(tǒng)設(shè)計原理框圖2 硬件電路設(shè)計系統(tǒng)硬件電路由單片機系統(tǒng)和CPLD系統(tǒng)兩部分組成。且管腳數(shù)目較少，適合本次設(shè)計使用。 FPGA控制方案的選用方案一:采用EP1K30TC1443為核心，具備6位數(shù)碼管動態(tài)掃描功能和8位按鍵輸入功能，以及與單片機進行信號交換等功能。其內(nèi)置的8KB字節(jié)點擦除可編程EEPROM片內(nèi)程序存儲器和256字節(jié)RAM，無需外部擴展。方案一：采用8031為核心，由于其內(nèi)部沒有存儲器，所以利用2764擴展8KB的外部存儲器，用8031的兩組I/O接口。設(shè)計中采用了模數(shù)轉(zhuǎn)換器，利用ADC0809型8位MOS型A/D轉(zhuǎn)換器，可實現(xiàn)8路模擬信號的分時采集，片內(nèi)有8路模擬選通開關(guān)，以及相應(yīng)的通道地址鎖存用譯碼電路，實現(xiàn)模擬信號到數(shù)字信號的轉(zhuǎn)換。其中單片機系統(tǒng)包括單片機最小系統(tǒng)、8個LED數(shù)碼管電路和鍵盤電路，可根
高考資料相關(guān)推薦
鄂ICP備17016276號-1