【正文】 ～Q7 輸出端由圖中電路設(shè)計(jì)可知,頻率調(diào)節(jié)字由D0～D7端輸入,用于設(shè)定D/A轉(zhuǎn)換器的滿度輸出電流IOUT=10mA,REST與IOUT的關(guān)系為: 是電流與電壓的轉(zhuǎn)換電阻，這里不能選太大，否則輸出波形將失真比較大，因此AD9850輸出波的電壓為左右。當(dāng)LE為低電平時(shí)，Q被鎖存在已建立的數(shù)據(jù)電平。當(dāng)OE為高電平時(shí)，Q0～Q7呈高阻態(tài)，即不驅(qū)動(dòng)總線，也不為總線的負(fù)載，但鎖存器內(nèi)部的邏輯操作不受影響。圖34 AD9850的接口電路74HC373說明：373的輸出端Q0～Q7可直接與總線相連。圖33 TPS70302外圍電路 AD985O接口電路單片機(jī)與AD9850的接口既可采用并行方式,也可采用串行方式,但為了充分發(fā)揮芯片的高速性能,應(yīng)在單片機(jī)資源允許的情況下盡可能選擇并行方式,本設(shè)計(jì)采用的就是并行方式。DDS的基準(zhǔn)信號(hào)源決定于整個(gè)系統(tǒng)輸出的精確度和穩(wěn)定度,為保證輸出信號(hào)的精度和穩(wěn)定度,溫度補(bǔ)償晶體不隨溫度的改變而改變,而且精度和穩(wěn)定度是非常高,抗千擾也是比較好,使得整個(gè)系統(tǒng)輸出的頻率精確穩(wěn)定。由于晶體自身的特性致使這兩個(gè)頻率的距離相當(dāng)接近,在這個(gè)極窄的頻率范圍內(nèi),晶振等效為一個(gè)電感,所以只要晶振的兩端并聯(lián)上合適的電容它就會(huì)組成并聯(lián)諧振電路。 第20腳VCC，電源正極。 第19腳OE，使能端，若該腳為“1”A/B端的信號(hào)將不導(dǎo)通，只有為“0”時(shí)A/B端才被啟用，該腳也就是起到開關(guān)的作用。如果DIR=“0”O(jiān)E=“0”則B1輸入A1輸出，其它類同。74HC245引腳說明： 第1腳DIR，為輸入輸出端口轉(zhuǎn)換用，DIR=“1”高電平時(shí)信號(hào)由“A”端輸入“B”端輸出，DIR=“0”低電平時(shí)信號(hào)由“B”端輸入“A”端輸出。其中的74HC373芯片管腳功能如下：OE：Output Enable,輸出使能，低電平有效；LE：Latch Enable,數(shù)據(jù)鎖存使能,latch是鎖存的意思；Dn：第n路輸入數(shù)據(jù)；Qn：第n路輸出數(shù)據(jù)。P3口,、,。P1接鍵盤，鍵盤輸入的數(shù)值通過P1口送至AT89C52單片機(jī),經(jīng)過單片機(jī)處理轉(zhuǎn)換成頻率控制字以后再通過P1口送至AD985O。Pl、P2和P3為準(zhǔn)雙向口,P0口則為雙向三態(tài)輸入輸出口。掉電保護(hù)方式下,RAM內(nèi)容被保存,振蕩器被凍結(jié),單片機(jī)一切工作停止,直到下一個(gè)中斷或硬件復(fù)位為止。另外,AT89C52 可降至0Hz 靜態(tài)邏輯操作,支持2種軟件可選擇節(jié)電模式。在單芯片上,擁有靈巧的8 位CPU 和在系統(tǒng)可編程Flash,使得AT89C52為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、有效的解決方案。使用ATMEL公司高密度非易失性存儲(chǔ)器技術(shù)制造,與工業(yè)80C51 產(chǎn)品指令和引腳完全兼容。 AT89C52的功能和結(jié)構(gòu)單片機(jī)AT89C52的主要性能分別為：與MCS單片機(jī)產(chǎn)品兼容；8K字節(jié)在系統(tǒng)可編程Flash存儲(chǔ)器；1000次擦寫周期；全靜態(tài)操作：0Hz～33Hz、三級(jí)加密程序存儲(chǔ)器、 32個(gè)可編程I/O口線、三個(gè)16位定時(shí)器/計(jì)數(shù)器、八個(gè)中斷源、全雙工UART串行通道、低功耗空閑和掉電模式、雙數(shù)據(jù)指針、掉電標(biāo)識(shí)符。單片機(jī)技術(shù)經(jīng)過幾十年的發(fā)展己經(jīng)很成熟了。畫出總體框圖以后就開始分模塊設(shè)計(jì)各部分電路,并且用Protel99se畫圖工具畫出硬件電路圖。系統(tǒng)設(shè)有兩個(gè)顯示模塊,一個(gè)是信號(hào)頻率,用6位共陰極LED顯示,一個(gè)是正弦波形瞬時(shí)電壓,用4位共陰極LED顯示,這兩個(gè)模塊中的LED均采用美國MAXIM公司生產(chǎn)的專用驅(qū)動(dòng)芯片MAX7219驅(qū)動(dòng)。DDS的輸出頻譜里含有一些鏡像頻率的成分,為了使輸出的頻率不受外界和一些雜波的干擾,需用一個(gè)低通濾波器濾除這些鏡像頻率,本設(shè)計(jì)中低通濾波器設(shè)計(jì)為橢圓濾波器。AT89C52與AD985O的接口可采用并行方式也可以采用串行方式,考慮數(shù)據(jù)的傳輸效率,本設(shè)計(jì)采用的是并行接口方式。AD9850內(nèi)部有集成比較器因此將產(chǎn)生的正弦信號(hào)通過該比較器便可得到方波信號(hào),方波信號(hào)再經(jīng)過一個(gè)積分電路便可得到三角波信號(hào)了。信號(hào)的頻率、初始相位控制字通過與單片機(jī)相連接的鍵盤(4X4)輸入,經(jīng)單片機(jī)處理后轉(zhuǎn)換為頻率/相位控制字通過接口電路送至DDS芯片,然后在DDS的D/A轉(zhuǎn)換器的模擬輸出端接一個(gè)低通濾波器便可得到所需的正弦波信號(hào)。 系統(tǒng)總體硬件框圖本系統(tǒng)設(shè)計(jì)由MSC單片機(jī)、DDS芯片AD9850、LED驅(qū)動(dòng)芯片MAX721低通濾波器、A/D轉(zhuǎn)換電路、積分電路、放大電路、電源以及其他外圍電路組成,系統(tǒng)硬件組成框圖如圖31所示。3 基于DDS的信號(hào)源硬件設(shè)計(jì)基于DDS的函數(shù)信號(hào)源的硬件電路從結(jié)構(gòu)上可以分為DDS核心、單片機(jī)控制器、接口電路、輸入輸出電路、放大電路、積分電路、顯示電路、采樣與A/D轉(zhuǎn)換模塊、電源模塊等。 AD9850頻率穩(wěn)定度及頻率準(zhǔn)確度大連理工學(xué)院曾做過關(guān)于AD9850正弦信號(hào)發(fā)生器實(shí)驗(yàn)，以下是頻率輸出測試記錄表22：表22 信號(hào)發(fā)生器頻率輸出測試記錄：標(biāo)稱值/KHz實(shí)測頻率/KHz注：每一標(biāo)稱值測量6次評價(jià)值/KHz準(zhǔn)確度%55．00511．0011000，AD9850的頻率準(zhǔn)確度達(dá)到104級(jí)。W0在前,W39在后,依次裝入。串行裝載時(shí),AD9850的D7引腳和W_CLK引腳組成同步串行接口,這個(gè)接口可以直接與89S52相接連。位W34用來控制AD9850的上電和掉電,當(dāng)不需要輸出信號(hào)時(shí),通過打這一位置1來實(shí)現(xiàn)掉電。表21 AD9850串行裝載的數(shù)據(jù)結(jié)構(gòu)位代號(hào)功能位代號(hào)功能位代號(hào)功能位代號(hào)功能W0Freqb0(LSB)W10Freqb10W20Freqb20W30Freqb30W1Freqb1W11Freqb11W21Freqb21W31Freqb31(MSB)W2Freqb2W12Freqb12W22Freqb22W32ControlW3Freqb3W13Freqb13W23Freqb23W33ControlW4Freqb4W14Freqb14W24Freqb24W34PowerDownW5Freqb5W15Freqb15W25Freqb25W35Phaseb0(LSB)W6Freqb6W16Freqb16W26Freqb26W36Phaseb 1W7Freqb7W17Freqb17W27Freqb27W37Phaseb 2W8Freqb8W18Freqb18W28Freqb28W38Phaseb 3W9Freqb9W19Freqb19W29Freqb29W39Phaseb4在表21中,位W0～W31的32位是頻率控制字,改變它的內(nèi)容可以改變AD9850的輸出頻率。AD9850的復(fù)位(RESET)信號(hào)為高電平有效,且脈沖寬度不小于5個(gè)參考時(shí)鐘周期。圖27 控制字并行輸入時(shí)序圖28 控制字串行輸入的時(shí)序圖在串行輸入方式,WCLK上升沿把25引腳的一位數(shù)據(jù)串行移入,當(dāng)移動(dòng)40位后,用一個(gè)FQ_UD脈沖即可更新輸出頻率和相位。這40位控制字可通過并行方式或串行方式輸入到AD9850,圖27是控制字并行輸入的控制時(shí)序圖,在并行裝入方式中,通過8位總線D0…D7將可數(shù)據(jù)輸入到寄存器,在重復(fù)5次之后再在FQUD上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位數(shù)據(jù)寄存器(更新DDS輸出頻率和相位),同時(shí)把地址指針復(fù)位到第一個(gè)輸入寄存器。或這些值的組合進(jìn)行調(diào)整。、176。、90176。在125MHz的時(shí)鐘下, 。其內(nèi)部結(jié)構(gòu)如圖26所示。DAC滿量程輸出電流通過一個(gè)外接電阻RSET調(diào)節(jié),調(diào)節(jié)關(guān)系為： 公式（22） 。輸出的正弦波周期,頻率f,、分別為外部參考時(shí)鐘的周期和頻率。查詢表把輸入地址的相位信息映射成正弦波幅度信號(hào),然后驅(qū)動(dòng)DAC以輸出模擬量。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上?？删幊藾DS系統(tǒng)的核心是相位累加器,它由一個(gè)加法器和一個(gè)N位相位寄存器組成, N一般為24～32。QOUTB：輸出補(bǔ)充,這是比較器的補(bǔ)充輸出。VINN：轉(zhuǎn)換電平輸入,這是比較器的反相輸入。DACBL：DAC基準(zhǔn)線,這是DAC基準(zhǔn)電壓參考。IOUT：DAC的模擬電流輸出。RESRT：重新設(shè)置。D0～D7：8bits數(shù)據(jù)輸入。FQ_UD：頻率更新時(shí)鐘。AVDD：模擬電路電源。DGND：數(shù)字電路地。RSET： 是DAC外部電阻RSET連接處,此電阻設(shè)置了DAC輸出電流的幅值,一般情況下, ,與的關(guān)系式為。中層虛線內(nèi)是一個(gè)完整的可編程DDS系統(tǒng),外層虛線內(nèi)包含了AD9850的主要組成部分。AD9850采用先進(jìn)的CMOS工藝,擴(kuò)展工業(yè)級(jí)溫度范圍為－40～80℃,采用28腳SSOP表面封裝形式。 DDS芯片AD9850 AD9850簡介隨著數(shù)字技術(shù)的飛速發(fā)展,用數(shù)字控制方法從一個(gè)參考頻率源產(chǎn)生多種頻率的技術(shù),即直接數(shù)字頻率合成(DDS)技術(shù)異軍突起。當(dāng)DDS的波形存儲(chǔ)器分別存放正弦和余弦函數(shù)表時(shí),即可得到正交的兩路輸出。(5)輸出波形的靈活性只要在DDS內(nèi)部加上相應(yīng)控制如調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM,即可以方便靈活地實(shí)現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能,產(chǎn)生FSK、PSK、ASK和MSK等信號(hào)。目前,大多數(shù)DDS的分辨率在1Hz數(shù)量級(jí),許多小于lmHz甚至更小。(3)頻率分辨率極高若時(shí)鐘的頻率不變,DDS的頻率分辨率就由相位累加器的位數(shù)N決定。時(shí)鐘頻率越高,轉(zhuǎn)換時(shí)間越短。事實(shí)上,在DDS的頻率控制字改變之后,需經(jīng)過一個(gè)時(shí)鐘周期之后按照新的相位增量累加,才能實(shí)現(xiàn)頻率的轉(zhuǎn)換。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對輸出信號(hào)雜散的抑制,實(shí)際的輸出頻率帶寬仍能達(dá)到40%關(guān)fc。 DDS性能特點(diǎn)DDS在相對帶寬、頻率轉(zhuǎn)換時(shí)間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平,為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。 可見,通過上述變換不變量將唯一的確定一個(gè)單頻率模擬余弦信號(hào)： 公式（210）該信號(hào)的頻率為： 公式（2—11）公式（2—2）就是直接數(shù)字頻率合成（DDS）的方程式,在實(shí)際的DDS中,一般取,于是DDS方程就可以寫成： 公式（2—12）根據(jù)公式（2—3）可知,要得到不同的頻率只要通過改變的具體數(shù)值就可以了,而且還可以得到DDS的最小頻率分辨率（最小頻率間隔）為當(dāng)時(shí)的輸出頻率： 公式（213）可見當(dāng)參考頻率始終一定是,其分辨率由相位累加器的位數(shù)決定,若取,則,即分辨率可以達(dá)到,這也是最低的合成頻率,輸出頻率的高精度DDS的一大優(yōu)點(diǎn)。對應(yīng)的相位序列為 公式（24）從上式可以看出相位序列呈線性,即相鄰的樣值之間的相位增量是一個(gè)常數(shù),而且這個(gè)常數(shù)僅與信號(hào)的頻率有關(guān),相位增量為： 公式（25）因?yàn)樾盘?hào)頻率與采樣頻率之間有以下關(guān)系： 公式（26）其中與為兩個(gè)正整數(shù),所以相位的增量也可以完成： 公式（27）由上式可知,若將的相位均勻的分為等份,那么頻率為的余弦信號(hào)以頻率采樣后,它的量化序列的樣品之間的量化相位增量為一個(gè)不變值。低通濾波器用于濾除不需要的取樣分量,以便輸出頻譜純凈的正弦波信號(hào)。用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器(ROM)的相位取樣地址,這樣就可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值(二進(jìn)制編碼)經(jīng)查找表查出,完成相位到幅值轉(zhuǎn)換。這樣,相位累加器在時(shí)鐘作用下,不斷對頻率控制字進(jìn)行線性相位累加。每來一個(gè)時(shí)鐘脈沖關(guān),加法器將頻率控制字K與累加寄存器輸出的累加相位數(shù)據(jù)相加,把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。因此,為了取出主頻必須在D/A轉(zhuǎn)換器的輸出端接入截止頻率為的低通濾波器。需要注意的是,頻率合成器對D/A轉(zhuǎn)換器的分辨率有一定的要求,D/A轉(zhuǎn)換器的分辨率越高,合成的正弦波臺(tái)階數(shù)就越多,輸出的波形的精度也就越高。相位—幅度變換原理圖如下圖所示：ROM（波形儲(chǔ)存器）相位量化序列地址波形幅度量化序列（數(shù)據(jù)）圖23 相位—幅度變換原理圖D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器的作用是把合成的正弦波數(shù)字量轉(zhuǎn)換成模擬量?！?60176。波形存儲(chǔ)器用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的取樣地址,進(jìn)行波形的相位一幅值轉(zhuǎn)換,即可在給定的時(shí)間上確定輸出的波形的抽樣幅值?？刂撇ㄐ蔚募臃ㄆ魍ㄟ^改變波形控制字W可以控制輸出信號(hào)的波形。控制相位的加法器通過改變相位控制字P可以控制輸出信號(hào)的相位參數(shù)。這樣,相位累加器在時(shí)鐘的作用下,進(jìn)行相位累加。每來一個(gè)時(shí)鐘脈沖fc,加法器將頻率控制字K與寄存器輸出的累加相位數(shù)據(jù)相加,再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。要改變DDS的輸出頻率,只要改變控制字K即可。DDS方程為：,為輸出頻率,為時(shí)鐘頻率。這里我們用DDS實(shí)現(xiàn)正弦波的合成作為說明介紹。相位累加器在時(shí)鐘的控制下以步長K作累加,輸出的N位二進(jìn)制碼與相位控制字P、波