【正文】 根據(jù)實際去歸一化得到實際的元件值。比較起來,橢圓濾波器性能更好,本設(shè)計中采用的是橢圓濾波器。切比雪夫濾波器在通帶內(nèi)衰減在零值和一個上限值之間做等起伏變化,阻帶內(nèi)衰減單調(diào)增大,帶內(nèi)有起伏,但過渡帶比較陡峭。常用的濾波器的頻率響應(yīng)有三種:巴特沃斯型(Butterworth),切比雪夫型 (Chebyshev)和橢圓型 (Cauer)。D/A轉(zhuǎn)換器的電流輸出轉(zhuǎn)換成電壓后由低通濾波器濾波,濾波器輸出至比較器的輸入,最終在QOUT端得到方波。 當(dāng)LE端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善400mV。 當(dāng)鎖存允許端LE為高電平時，Q隨數(shù)據(jù)D而變。 當(dāng)三態(tài)允許控制端OE為低電平時，Q0～Q7為正常邏輯狀態(tài)，可用來驅(qū)動負載或總線。I/O方式的并行接口電路比較簡單,但占用單片機資源相對較多,圖34是I/O方式并行接口的電路圖,AD9850的數(shù)據(jù)線D0D7經(jīng)74HC373鎖存器擴展后接至P0口,所有的時序關(guān)系均可通過軟件控制實現(xiàn)。 AD9850電源模塊的設(shè)計由于AD9850需要用到+，本設(shè)計選用TI公司的TPS70302電源管理芯片來設(shè)計電源模塊,該芯片具有兩路可調(diào)電壓輸出Vout1和Vout2,～,Vout1輸出電流為1A,Vout2輸出電流為2A，因此該芯片可以滿足要求,TPS70302外圍電路連接圖如圖33所示。這個并聯(lián)諧振電路加到一個負反饋電路中就可以構(gòu)成正弦波振蕩電路,由于晶振等效為電感的頻率范圍很窄,所以即使其他元件的參數(shù)變化很大,這個振蕩器的頻率也不會有很大的變化。(a) AT89C52（b） 擴展口圖32 AT89C52的外圍電路 AD985O外圍電路設(shè)計 晶振的選擇晶振是晶體振蕩器的簡稱,在電氣上它可以等效成一個電容和一個電阻并聯(lián)再串聯(lián)一個電容的二端網(wǎng)絡(luò),這個網(wǎng)絡(luò)有兩個諧振點,以頻率的高低分其中較低的頻率是串聯(lián)諧振,較高的頻率是并聯(lián)諧振。 第10腳GND，電源地。 第11~18腳“B”信號輸入輸出端，功能與“A”端一樣，不再描述。 第2~9腳“A”信號輸入輸出端，A0=B0，A7=B7，A0與B0是一組，如果DIR=“1”O(jiān)E=“0”則A1輸入B1輸出，其它類同。值得注意的是當(dāng)P1口作為通用的I/O口使用時,由于輸出電路三極管漏極開路,因此,必須在P1口外接上拉電阻(通常外接電阻為:5~10KΩ),才能有高電平輸出AT89C52的外圍電路如下圖32中的圖(a)AT89C52,圖(b)擴展口所示。、。在本設(shè)計中四個I/O口都用到了,但仍然難以滿足端口數(shù)，因此其中P0口用作三態(tài)輸入口,擴展后接AD9850、八選一電路以及A/D轉(zhuǎn)換后的八位量化編碼到單片機處理,然后轉(zhuǎn)化位BCD碼通過串口輸出。 AT89C52的I/O口規(guī)劃AT89C52有4組8位I/O口:PO、Pl、P2和P3?？臻e模式下,CPU停止工作,允許RAM、定時器/計數(shù)器、串口、中斷繼續(xù)工作。AT89C52具有以下標準功能：8k字節(jié)Flash、256字節(jié)RAM、32 位I/O 口線、2個數(shù)據(jù)指針、三個16 位定時器/計數(shù)器、一個6向量2級中斷結(jié)構(gòu)、全雙工串行口、片內(nèi)晶振及時鐘電路。片上Flash允許程序存儲器在系統(tǒng)可編程,亦適于常規(guī)編程器。AT89C52是一種低功耗、高性能CMOS8位微控制器,具有8K 在系統(tǒng)可編程Flash 存儲器。單片機現(xiàn)在已經(jīng)有數(shù)十個品牌,而且性能也非常穩(wěn)定可靠,本課題選用的是常用的MCS系列單片機中的AT89C52,AD9850的硬件接口非常適合像MCS這樣的單片機對其編程,這樣只要按照配置時序?qū)π酒M行簡單的配置,芯片就能輸出所需的波形。 MCU主控部分硬件設(shè)計AD9850所需輸入的控制字由單片機提供,這種方式比較靈活,通過編制的程序,用戶操作連接在單片機上的鍵盤即可方便地調(diào)節(jié)輸出信號的頻率和相位。，最大輸入功率只有155mW，不能達到本課題功率大于1W的要求，因此加入放大模塊。本課題用九階橢圓濾波器進行仿真，通過數(shù)據(jù)記錄并計算，得出橢圓濾波器的失真度遠小于1%，然而系統(tǒng)中的波形失真主要來自濾波，因此可說明本系統(tǒng)的失真度小于1%。由于單片機I/O口的資源不夠用，并且為了避免總線沖突,在單片機與AD985O之間利用CMOS芯片74HC3774HC245鎖存器進行輸入數(shù)據(jù)的緩沖以及端口擴展,以使系統(tǒng)更加穩(wěn)定,可靠的工作。由于積分電路對于固定頻率的方波轉(zhuǎn)換成三角波，如果頻率變化就要改變積分電路參數(shù)，不然會嚴重失真，因此積分電路中加入了一個電容八選一模塊。將產(chǎn)生的正弦信號經(jīng)A/D轉(zhuǎn)換后送回至AT89C52,通過計算得出信號的頻率值和瞬時電壓值,并通過共陰極LED顯示出來。31 系統(tǒng)硬件組成框圖其中,單片機用來實現(xiàn)對整個系統(tǒng)的控制,本設(shè)計選用的是性價比高、低功耗、高性能的AT89C52單片機。AD9850有兩種與微機并行打印口相連的評估版,并配有Windows下運行的軟件,可以作為應(yīng)用參考,但運用單片機實現(xiàn)對DDS的控制與微機實現(xiàn)的控制相比,具有編程控制簡便、接口簡單、成本低、容易實現(xiàn)系統(tǒng)的小型化等優(yōu)點,因此普遍采用MCS單片機作為控制核心來向AD9850發(fā)送控制字。由于一般頻率穩(wěn)定度都至少比準確度在數(shù)值上小一個等級，因此頻率穩(wěn)定度可達到105級，符合目標要求。完成40位控制/數(shù)據(jù)字的裝載后,FQ_UD引腳的脈沖信號上升沿刷新AD9850的工作狀態(tài),同時復(fù)位寄存器指針,準備下一次位控制/數(shù)據(jù)字的裝入。40位控制/數(shù)據(jù)字通過AD9850的D7引腳在W_CLK引腳的脈沖信號上升邊沿作用下分40次裝入。位W35～W39的5位是相位控制字,改變它的內(nèi)容可以改變AD9850的輸出相位。位W32和W33用于工廠測試,應(yīng)向這兩位賦0。AD9850的參考時鐘頻率一般遠高于單片機的時鐘頻率,因此AD9850的復(fù)位(RESET)端可與單片機的復(fù)位端直接相連。圖28是相應(yīng)的控制字串行輸入的控制時序圖。接著在WCLK的上升沿裝入8位數(shù)據(jù),并把指針指向下一個輸入寄存器,連續(xù)5個WCLK上升沿后, WCLK的邊沿就不再起作用,直到復(fù)位信號或FQUD上升沿把地址指針復(fù)位到第一個寄存器。 AD9850的控制字與控制時序AD9850有40位控制字, 32位用于頻率控制,5位用于相位控制, 1位用于電源休眠(Power down)控制, 2位用于選擇工作方式。、176。、45176。并具有5位相位控制位,而且允許相位按增量180176。圖26 AD9850內(nèi)部結(jié)構(gòu)AD9850在接上精密時鐘源和寫入頻率相位控制字之后就可產(chǎn)生一個頻率和相位都可編程控制的模擬正弦波輸出,此正弦波可直接用作頻率信號源或經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。將DAC的輸出經(jīng)低通濾波后接到AD9850內(nèi)部的高速比較器上即可直接輸出一個抖動很小的方波。AD9850采用32位的相位累加器將信號截斷成14位輸入到正弦查詢表,查詢表的輸出再被截斷成10位后輸入到DAC, DAC再輸出兩個互補的電流[8]。相位寄存器每過個外部參考時鐘后返回到初始狀態(tài)一次,相應(yīng)地正弦查詢表每經(jīng)過一個循環(huán)也回到初始位置,從而使整個DDS系統(tǒng)輸出一個正弦波。正弦查詢表包含一個正弦波周期的數(shù)字幅度信息,每一個地址對應(yīng)正弦波中范圍的一個相位點。每來一個外部參考時鐘,相位寄存器便以步長M遞加。圖25 AD9850組成框圖AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較器,能實現(xiàn)全數(shù)字編程控制的頻率合成。QOUT：輸出為真,這是比較器的真正輸出。VIN：不轉(zhuǎn)換電平輸入,這是比較器的同相輸入。IOUTB：DAC的補充模擬電流輸出。這是整片重新設(shè)置功能,當(dāng)此腳置高電平時,它清除（除輸入寄存器）的所有寄存器,DAC的輸出在一個追加的時鐘T后變成COSO。這是一個用于重復(fù)輸入32bits頻率和8bits相位/頻率控制字的8bits數(shù)據(jù)端口,D7是高位,D0是最低位（25腳）,它還是40bits串行數(shù)據(jù)輸入端口。在此時鐘的上升沿,DDS將刷新已輸入到數(shù)據(jù)輸入寄存器中的頻率（或相位）字,使數(shù)據(jù)輸入寄存器歸零。W_CLK：控制字輸入時鐘,在此時鐘用來并行或串行輸入頻率或相位控制字。DVDD：數(shù)字電路電源。AGND：模擬電路地（模擬電路有DAC和比較器）。D0 D4 D1 D5D2 D6D3 LSB MSB D7DGND DGNDDVDD DVDDW_CLK RESETFQ_UD IOUTCLKIN IOUTB AGND AGND AVDD AVDD RSET DACBL QOUTB VINPQOUT VINN`圖24 AD9850管腳排列圖管腳功能說明：CLKIN：參考時鐘輸入,此時鐘輸入可以是連續(xù)的CMOS序列,也可以是經(jīng)1/2電源電壓偏置的模擬正弦波輸入。AD9850的引腳排列如圖24所示,圖25為其組成框圖。美國AD公司推出的高集成度頻率合成器AD9850便是采用DDS技術(shù)的典型產(chǎn)品之一。(6)其他優(yōu)點由于DDS中幾乎所有部件都屬于數(shù)字電路,易于集成,功耗低、體積小、重量輕、可靠性高,且易于程控,使用相當(dāng)靈活,因此性價比高。另外,只要在DDS的波形存儲器存放不同波形數(shù)據(jù),就可以實現(xiàn)各種波形輸出,如三角波、鋸齒波和矩形波甚至是任意的波形。(4)相位變化連續(xù)改變DDS輸出頻率,實際上改變的每一個時鐘周期的相位增量,相位函數(shù)的曲線是連續(xù)的,只是在改變頻率的瞬間其頻率發(fā)生了突變,因而保持了信號相位的連續(xù)性。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。DDS頻率轉(zhuǎn)換時間可達納秒數(shù)量級,比使用其他的頻率合成方法都要短數(shù)個數(shù)量級。因此,頻率轉(zhuǎn)換的時間等于頻率控制字的傳輸時間,也就是一個時鐘周期的時間。(2)頻率轉(zhuǎn)換時間短DDS足,個開環(huán)系統(tǒng),無任何反饋環(huán)節(jié),這種結(jié)構(gòu)使得DDS的頻率轉(zhuǎn)換時間極短。(l)輸出頌率相對帶寬較寬輸出頻率帶寬為(理論值)。由奈奎斯特準則可知,允許輸出的最高頻率,即,但實際上在應(yīng)用中受到低通濾波器的限制,通常,以便于濾波鏡像頻率,一般： 公式（214）由此可見DDS的工作頻率帶較寬,可以合成從直流到的頻率信號,同時它的輸出相位連續(xù),頻率穩(wěn)定度高。 根據(jù)上述原理可以構(gòu)造一個不變量為量化相位增量的量化序列： 公式（28） 然后完成從到另一個序列的映射,由構(gòu)造序列： 公式（29）公式（21）是連續(xù)信號經(jīng)采樣頻率為采樣后的離散時間序列,根據(jù)采樣定理,當(dāng)時,經(jīng)過低通濾波器平滑后,可唯一恢復(fù)出。 DDS數(shù)學(xué)原理設(shè)有一頻率為的余弦信號： 公式（22）現(xiàn)在以采樣頻率對進行采樣,得到的離散序列為： 公式（23）其中為采樣周期。波形存儲器的輸出送到D/A轉(zhuǎn)換器,D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬信號。由此可以看出,相位累加器在每一個時鐘脈沖輸入時,把頻率控制字累加一次,相位累加器輸出的數(shù)據(jù)就是合成信號的相位,相位累加器的溢出頻率就是DDS輸出的信號頻率。累加寄存器將加法器在上一個時鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端,以使加法器在下一個時鐘脈沖的作用卜繼續(xù)與頻率控制字相加。 DDS的工作原理DDS的基本原理是利用采樣定理,通過查表法產(chǎn)生波形。低通濾波器對D/A輸出的階梯波進行頻譜分析,可知中除主頻外,還存在分布在,等等的兩邊處的非諧波分量,幅值包絡(luò)為辛格函數(shù)。正弦幅度量化序列經(jīng)D/A轉(zhuǎn)換后變成了包絡(luò)為正弦波的階梯波S(t)。的正弦信號離散成具有個采樣值的序列,若波形ROM有D位數(shù)據(jù)位,則個樣值的幅值D位二進制數(shù)值固化在ROM中,按照地址的不同可以輸出相應(yīng)相位的正弦信號的幅值。N位的尋址ROM相當(dāng)于把0176。由于波形存儲器中的不同波形是分塊存儲的,所以當(dāng)波形控制字改變時,波形存儲器的輸入為改變相位后的地址與波形控制字W（波形地址）之和,從而使最后輸出的信號產(chǎn)和相移。令相位加法器的字長為N,當(dāng)相位控制字由0躍變到P（P≠0）時,波形存儲器的輸入為相位累加器的輸出與相位控制字P之和,因而其輸出的幅度編碼相位會增加,從而使最后輸出的信號產(chǎn)生相移。當(dāng)相位累加器累加滿時就會產(chǎn)生一次溢出,完成一個周期性的動作。寄存器將加法器在上一個時鐘作用下繼續(xù)與頻率控制字進行相加。累加器寄存器頻率控制字Kfc相位量化序列圖22 累加器框圖相位累加器由N位加法器與N位寄存器級聯(lián)構(gòu)成。當(dāng)K=1時,DDS輸出最低頻率（也即頻率分辨率）,為,而DDS的最大輸出頻率由Nyquist采樣定理決定,即,也就是說K的最大值為因此,只要N足夠大,DDS可以得到很細的頻率間隔。頻率預(yù)置與調(diào)節(jié)電路K被稱為頻率控制字,也叫相位增量。合成的信號波形形狀取決于波形ROM中存放的幅度碼,因此用DDS可以產(chǎn)生任意波形。DDS的原理框圖如下圖21所示：累加器加法器加法器ROMD/ALPF參考信號fc頻率控制字K相位控制字P波形控制字WN位比較器圖21 DDS原理框圖其中K為頻率控制字、P為相位控制字、W為波形控制字、為參考時鐘頻率,N為相位累加器的字長,D為ROM數(shù)據(jù)位及D/A轉(zhuǎn)換器的字長。直接數(shù)字頻率合成器（Direct Digital Synthesizer）是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。 直接數(shù)字頻率合成原理 DDS結(jié)構(gòu) DDS是直接