【正文】 ，30）位置上的液晶點(diǎn)，因列地址30小于64，該點(diǎn)在左半屏第29列，所以CS1有效；行地址20除以8取整得2，取余得4，該點(diǎn)在RAM中頁地址為2，在字節(jié)中的序號(hào)為4；所以將二進(jìn)制數(shù)據(jù)00010000（也可能是00001000，高低順序取決于制造商）寫入Xpage=2，Yaddress=29的存儲(chǔ)單元中即點(diǎn)亮（20，30）上的液晶點(diǎn)。即64*64液晶屏的點(diǎn)陣信息存儲(chǔ)在8個(gè)存儲(chǔ)頁中，每頁64個(gè)字節(jié)，每個(gè)字節(jié)存儲(chǔ)一列(8行)點(diǎn)陣信息。每列中的8行點(diǎn)陣信息構(gòu)成一個(gè)8bits二進(jìn)制數(shù)，存儲(chǔ)在一個(gè)存儲(chǔ)單元中。如圖53所示。每個(gè)存儲(chǔ)單元存儲(chǔ)8個(gè)液晶點(diǎn)的顯示信息。圖52 系統(tǒng)軟件功能流程圖 液晶顯示部分軟件設(shè)計(jì)顯示點(diǎn)在64*64液晶屏上的位置由行號(hào)（line，0~63）與列號(hào)（column，0~63）確定。圖51 系統(tǒng)軟件總體功能框圖系統(tǒng)軟件要完成增益和帶寬的設(shè)定和顯示功能，同時(shí)還要控制DA給出設(shè)定的電壓值和帶寬選擇信號(hào)。同時(shí)由于接觸到了220V的交流電壓，220V注意要標(biāo)準(zhǔn)的電源線同時(shí)將電源220V部分用絕緣材料做成的外殼包好，防止安全的事故的發(fā)生。同時(shí)數(shù)字地端口和模擬地端口也用電感隔離。注意給數(shù)字器件和模擬器件的供電的電源要分開給出。5V和177。直流穩(wěn)壓的電路圖如圖416所示，交流電220V經(jīng)過變壓器后分出兩路電壓，兩路電壓經(jīng)過單相橋式整流電路后，再經(jīng)過電容濾波后初步整出所需的電壓。由于系統(tǒng)的的輸入信號(hào)是小信號(hào)，所以電源中的低頻諧波和高頻分量要盡量去除，否則會(huì)對(duì)電路產(chǎn)生很嚴(yán)重的干擾，甚至?xí)?dǎo)致整個(gè)電路的波形失真。5V和177。圖中的J1～J8為鍵盤接口。復(fù)位信號(hào)是低電平有效，一般只需外接簡(jiǎn)單的 RC復(fù)位電路，也可以通過直接拉低 RST 引腳的方法進(jìn)行復(fù)位。P11和P10與單片機(jī)MSP430F169的接口，按照 I2C總線協(xié)議的要求，信號(hào)線SCL和SDA上必須要分別加上上拉電阻，其典型值是10KΩ。圖414 ZLG7290I C接口引腳分布簡(jiǎn)圖在圖415中，U17就是ZLG7290。但是，如果采用硬件I2C總線，則通信波特率可以更高，因?yàn)橛布蘒2C的總線競(jìng)爭(zhēng)和同步邏輯，是軟件無法模擬的。INT為其中斷標(biāo)志輸出接口，當(dāng)有按鍵式改接口將輸出負(fù)電平。ZLG7290內(nèi)部原理圖如圖413所示圖413 ZLG7290內(nèi)部原理圖其中SegH ~ SegA為鍵盤接口，Dig0 ~ Dig7驅(qū)動(dòng)LED接口。采用I2C總線方式，與微控制器的接口僅需兩根信號(hào)線。其中有 8 只按鍵還可以作為功能鍵使用，就像電腦鍵盤上的 Ctrl、Shift、Alt 鍵一樣。ZLG7290是一種I2C接口鍵盤及LED驅(qū)動(dòng)管理器件，提供數(shù)據(jù)譯碼和循環(huán)、移位、段尋址等控制。4*4的鍵盤有4個(gè)行向接口和4個(gè)列向接口共計(jì)8為接口，如果直接接入單片機(jī)步進(jìn)可能由于模擬電流過大而損壞單片機(jī)的引腳而且還會(huì)占用單片機(jī)的接口資源。同時(shí)液晶采用+5V供電，接地為模擬地，要和數(shù)字地分開不然會(huì)對(duì)液晶顯示產(chǎn)生一定干擾。其中5位命令控制端口和8位數(shù)據(jù)口與單片的數(shù)據(jù)端口相連。通過向指定顯示位置對(duì)應(yīng)的DDRAM中寫數(shù)據(jù)來顯示字符。 由于多數(shù)液晶顯示模塊的驅(qū)動(dòng)電路是由一片行驅(qū)動(dòng)器和兩片列驅(qū)動(dòng)器構(gòu)成，所以12864液晶屏實(shí)際上是由左右兩塊獨(dú)立的64*64液晶屏拼接而成，每半屏有一個(gè)512*8 bits顯示數(shù)據(jù)RAM。要顯示某個(gè)圖形或漢字就是將相應(yīng)的點(diǎn)陣信息寫入到相應(yīng)的存儲(chǔ)單元中。每個(gè)顯示點(diǎn)對(duì)應(yīng)一位二進(jìn)制數(shù)，1表示亮，0表示滅。圖411 末級(jí)功率放大圖 液晶接口電路本課題顯示裝置采用128*64的點(diǎn)陣式液晶顯示屏。而且有八腳貼片式和便于散熱的五腳立式，由于五腳立式便于裝散熱器，所以最終選用五腳立式裝，而且選擇寬帶模式即V腳和BW腳相聯(lián)。圖410 BUF634內(nèi)部原理圖其最高輸出電流能達(dá)到250 mA，電壓擺率為2000V/uV，在寬帶模式下最大帶寬能達(dá)到180 MHz，在177。如果用單片的OPA603達(dá)不到設(shè)計(jì)要求，所以根據(jù)BURRBROWN公司應(yīng)用手冊(cè)中介紹，使用寬帶高壓運(yùn)放OPA603和高速緩沖器和BUF634配合，加入適當(dāng)?shù)姆答仯纯煽梢蕴峁╇妷涸鲆婧碗娏鞣糯?，從而達(dá)到題設(shè)的要求。 ~18V電壓下供電正常工作，在增益為1 ~10倍時(shí) 帶寬為100 MHz，電壓擺率為1000V/uV，最高輸出電壓有效值為12V，最大電流為150mA。OPA603作為超寬帶低噪聲電流型運(yùn)放，內(nèi)部原理圖如圖49所示。圖48帶寬可變?yōu)V波電路 末級(jí)功率放大電路設(shè)計(jì)要求末級(jí)功率電路最大輸出電壓正弦波有效值Vo≥10V，負(fù)載電阻（50177。當(dāng)截止頻率為5MHz時(shí)R=R1=R2=1kW， C=C1=C2=15pF。經(jīng)過計(jì)算選用R3=，R4= kW。查表可知點(diǎn)Q=，電路幅頻特性曲線最穩(wěn)定。其中Q為電路的等效品質(zhì)因數(shù)。該電路的參數(shù)關(guān)系為：R=R1=R2，C=C1=C2。圖47 二階有源巴特沃斯濾波器該電路將截止頻率和電路的Q點(diǎn)分別由電路參數(shù)決定。而且要求通帶內(nèi)平坦，帶內(nèi)增益起伏控制在1 dB以內(nèi)。MAX539產(chǎn)生控制電壓電路如圖46所示。其輸入數(shù)字量和輸出電壓的關(guān)系如表41所示。由于MAX539的最高串行時(shí)鐘頻率為 14MHz ，數(shù)字量的轉(zhuǎn)換時(shí)間約為1. 14μs (877kHz)， DAC的12位建立時(shí)間為 25μs，因此全碼轉(zhuǎn)換的頻率只能限制在40kHz。DAC的輸入電阻取決于待轉(zhuǎn)換的數(shù)字量的大小，當(dāng)待轉(zhuǎn)換的數(shù)字量為 555H時(shí)，輸入電阻為40kΩ，當(dāng)為000H時(shí)，輸入電阻為 ∞，基準(zhǔn)電壓輸入端的輸入電容的大小也依賴于待轉(zhuǎn)換的數(shù)字量。在MAX539的應(yīng)用中，基準(zhǔn)電壓必須為正，而且基準(zhǔn)電壓值不能大于VDD 2V(如果 VDD為5V，基準(zhǔn)電壓不能大于3V)。局可使 DACs輸出電壓和基準(zhǔn)電壓同極性。由圖可知，MAX539內(nèi)部采用倒置的R 2R梯形網(wǎng)絡(luò)和單電源的 CMOS運(yùn)算放大器將12位數(shù)字量轉(zhuǎn)換成模擬電壓。MAX539采用自校正結(jié)構(gòu)，其偏置電壓、增益和線性度等參數(shù)在出廠前均已微調(diào)，因此無需其它外接元件與外部調(diào)整。MAX539是一種采用 5V單電源供電的低功耗電壓輸出型 12位串行數(shù)模轉(zhuǎn)換器。設(shè)計(jì)電路如圖44所示。這樣通過單片機(jī)控制DA給GPOS管腳一個(gè)可變電壓，電壓范圍在0~1V，~+。當(dāng)VG500mV或VG+500mV時(shí)，增益（dB）與控制電壓VG之間不滿足線性關(guān)系，當(dāng)VG=526mV時(shí)，Gmin(dB)=；VG=+526mV時(shí)，Gmax（dB）=GF。模式三：VOUT與FDBK之間開路，F(xiàn)DBK對(duì)COMN連接一個(gè)18uF的電容用于擴(kuò)展頻率響應(yīng)，該模式為高增益模式，其增益范圍為+~+，帶寬為9MHz.在以上三種模式中，增益G（dB）與控制電壓VG的關(guān)系曲線如圖43所示。根據(jù)放大器的增益關(guān)系式，選取合適的REXT，可獲得所需要的模式一與模式三之間的增益值。模式一：將VOUT與FDBK短路，即為寬頻帶模式（90MHz寬頻帶），~+ dB。圖42中的“滑動(dòng)臂”從左到右是可以連續(xù)移動(dòng)的。增益的調(diào)整與其自身電壓值無關(guān)，而僅與其差值VG 有關(guān)， 由于控制電壓GPOS/ GNEG 端的輸入電阻高達(dá)50MΩ ，因而輸入電流很小，致使片內(nèi)控制電路對(duì)提供增益控制電壓的外電路影響減小。圖41 OPA642前級(jí)跟隨電路 壓控運(yùn)放AD603原理與電路AD603 的簡(jiǎn)化原理框圖如圖42所示， 它由無源輸入衰減器、增益控制界面和固定增益放大器三部分組成。用OPA642構(gòu)建前級(jí)跟隨電路如圖41所示，OPA642閉環(huán)帶寬增益積能達(dá)到400MHz，搭建成前級(jí)正向跟隨器，輸入電阻50W，滿足設(shè)計(jì)的要求?？梢圆捎?77。第4章 系統(tǒng)的電路原理和設(shè)計(jì) 前級(jí)跟隨電路設(shè)計(jì)本課題要求正弦信號(hào)輸入的有效值在10mV以下，并且頻率達(dá)到10MHz， 放大器的輸入電阻≥50W，所以決定采用超寬帶低噪聲運(yùn)放構(gòu)成電壓跟隨電路，經(jīng)過比較選用OPA642作為前級(jí)電壓跟隨的器件。地線在電路板焊的盡量粗，來過濾掉電路中的低頻諧波和高頻分量。系統(tǒng)各部分電路間阻抗匹配問題：我們的設(shè)計(jì)使本系統(tǒng)各部分電路之間的輸入輸出阻抗匹配，不僅提高了系統(tǒng)的穩(wěn)定性，而且對(duì)本系統(tǒng)驅(qū)動(dòng)容性負(fù)載能力的提高有很大幫助。 實(shí)際系統(tǒng)中采用 2階有源巴特沃濾波器，5MHz 和10MHz 截頻的相頻、幅頻相應(yīng)如圖 33(a)和圖 33(b)所示，可見通頻帶內(nèi)相位線性度較好。貝塞爾濾波器具有最好的線性相位特性，但幅頻特性下降常緩慢，要達(dá)到 9MHz 時(shí)小于等于 1dB的增益誤差，需設(shè)計(jì) 8階無源濾波，電感值較大、網(wǎng)絡(luò)復(fù)雜、制作困難。運(yùn)放實(shí)測(cè)表明，176。由于調(diào)試時(shí)我們使用函數(shù)信號(hào)發(fā)生器，其輸出信號(hào)含有各階諧波分量，輸入信號(hào)可以分解為多個(gè)正弦信號(hào)的疊加。對(duì)于我們的設(shè)計(jì)而言，通過選擇低噪聲器件已能夠較好的解決系統(tǒng)固有噪聲的問題。其次：對(duì)于寬帶噪聲利用運(yùn)算放大器官方手冊(cè)中其電壓頻譜密度曲線進(jìn)行計(jì)算，該計(jì)算較為繁瑣，在此不詳述。首先：電阻熱噪聲由導(dǎo)體中電子的不規(guī)則運(yùn)動(dòng)產(chǎn)生。經(jīng)過處理，該方案能較好的抑制零點(diǎn)漂移現(xiàn)象。末級(jí)功率放大使用 OPA603，15V 供電時(shí)的最大零點(diǎn)漂移為 6mV，作大信號(hào)放大使用時(shí)可以忽略但是若前級(jí)為衰減，這項(xiàng)的影響將十分顯著。輸入級(jí)采用 OPA642，直流偏移為 500μV，相對(duì)于輸入信號(hào)有效值為10mV 時(shí)，引入的誤差約為 1%。根據(jù)資料使用 OPA603 的幅頻響應(yīng)如圖32所示，在通頻帶內(nèi)的最大起伏為 。需要對(duì)直流電源輸入作電容電感的∏型濾波，有效濾除各個(gè)芯片電源電壓中低頻紋波和高頻分量。所以最終在兩片AD603級(jí)聯(lián)時(shí)。一般在兩片AD603級(jí)聯(lián)會(huì)加電容隔離來消除共激震蕩，但是本課題電路要能對(duì)直流進(jìn)行放大，所以不能加電容進(jìn)行隔離。使用12位的TLV5618，配合最大誤差為高精度 + 電壓基準(zhǔn)源MAX6161，可以使 DA 輸出最大電壓起伏對(duì)應(yīng)的增益起伏為 。若使用兩片AD603級(jí)聯(lián)，根據(jù)數(shù)據(jù)手冊(cè)， 時(shí)增益起伏在 。中間放大級(jí)增益最大，增益起伏主要來自這一級(jí)。由于各級(jí)的增益是對(duì)數(shù)相加的關(guān)系，我們對(duì)各級(jí)的增益起伏控制分別進(jìn)行分析：對(duì)于前置緩沖器，使用同相跟隨器作緩沖可以使整個(gè)放大器輸入阻抗提高，降低信號(hào)源的驅(qū)動(dòng)要求?？傮w電路設(shè)計(jì)如圖5所示，由于AD603輸出的電壓有效值有限為2V，所以當(dāng)增益為60 dB時(shí)，電壓增益分配為前級(jí)緩沖為0 dB，第一片AD603的增益為20 dB，AD818的低通濾波器的增益為4 dB，第二片的AD603的增益為20 dB，末級(jí)的功率放大增益為16 Db，這樣電路的總體增益為60 dB，輸出的電壓有效值可以達(dá)到10V，總體電路框圖如圖31所示。末級(jí)放大級(jí)：用一片電流型運(yùn)放OPA603和2片BUF634組成后級(jí)功率放大，增益為16dB，帶寬40MHz。由于多級(jí)放大電路的通頻帶比組成它的每一級(jí)的通頻帶窄，輸入信號(hào)經(jīng)過OPA642跟隨后進(jìn)入系統(tǒng)放大，分析帶寬增益積，合理地配置各級(jí)的增益和帶寬。只要用一組2路繼電器就可以切換，所以實(shí)現(xiàn)較容易，最終選定方案二。比較方案一和方案二覺，方案一控制簡(jiǎn)單而且比較穩(wěn)定，但是本課題要求截止頻率在10MHz，市面上很難買到符合要求的專用濾波器，而且價(jià)格偏貴還要買相應(yīng)的可調(diào)電容相匹配，實(shí)現(xiàn)較難。方案二 ：使用高頻運(yùn)放構(gòu)建濾波電路，根據(jù)設(shè)計(jì)中要求的截止頻率選用相匹配的電阻電容。根據(jù)此次的設(shè)計(jì)顯示內(nèi)容，七段數(shù)碼管不能勝任顯示任務(wù)，故最好選用128*64的液晶屏作為本課題的顯示器。液晶顯可以顯示出各種想要顯示的內(nèi)容，而且占用單片機(jī)的數(shù)據(jù)口一定，根據(jù)設(shè)計(jì)要求可以選用大小相匹配的液晶。但是數(shù)碼管顯示內(nèi)容只能是數(shù)字和幾個(gè)特定的字母，顯示內(nèi)容有限，而且在數(shù)碼管用多是占用的單片機(jī)接口過多，浪費(fèi)單片機(jī)的接口資源。 系統(tǒng)顯示的選擇方案一 ：選用七段數(shù)碼管作為系統(tǒng)顯示。其程序只要進(jìn)行初始，不要不停地循環(huán)執(zhí)行，大大提高的系統(tǒng)的穩(wěn)定性。MSP430單片機(jī)作為一款低功耗單片機(jī)，可以用兩節(jié)5號(hào)電池供電。但是51單片機(jī)的功耗較大，而且數(shù)據(jù)端口較少，而且受到容量限制，只能完成較簡(jiǎn)單的功能。 系統(tǒng)處理器的