【正文】 的噪聲系數(shù)為 1。 有噪系統(tǒng)的噪聲性能可用噪聲系數(shù)的大小來衡量。但是，它卻遵循某一確定的統(tǒng)計規(guī)律，可以利用其木身的概率分布特點來充分地描述它的特性。 噪聲的表示方法 噪聲是一種隨機變量，它來源于射頻系統(tǒng)中的各元器件。本章的第一節(jié)介紹噪聲的基礎(chǔ)理論 ； 第二節(jié)則重點討論 MOSFET 的高頻噪聲。為了進(jìn)一步優(yōu)化低噪聲放大器的噪聲系數(shù)，有必要深刻理解各元件的噪聲產(chǎn)生機理，并精確的模擬電路中各元件產(chǎn)生的噪聲，估計系統(tǒng)的輸出端噪聲，這對電路的設(shè)計也是十分重要的。噪聲是低噪聲放大器設(shè)計中的主要考慮因素，這也是低噪聲放大器一詞的由來。 在本章中，將會以大量的篇幅來論述經(jīng)典的噪聲理論基礎(chǔ)。 其中，在 單端 電路中進(jìn)行了高線性度的設(shè)計，并通過了電路 級仿真、版圖設(shè)計、版圖提取、版圖電路一致性檢查 和后模擬 。本章中也 簡單說明 了 一種 恒跨導(dǎo) 的偏置電路設(shè)計。在低噪聲放大器的設(shè)計中，噪聲的設(shè)計最為重要，而晶體管的寬長比 (W/L)是決定電路噪聲系數(shù)的最要因數(shù)，而靜態(tài)工作點則主要影響到電路的功耗。 第三章首先介紹了 LNA 的設(shè)計指標(biāo)。這一章中，介紹了噪聲的一般計算方法，推導(dǎo)出 MOSFET 二端口網(wǎng)絡(luò)的噪聲表達(dá)式，得出減小噪聲的一般方法， 說明了 最簡單的噪聲匹配理論。作為接收通道的射頻前端，低噪聲放人器的噪聲性能決定著整個通路的噪聲特性，進(jìn)而決定了接收機的靈敏度。 論文內(nèi)容安排 本論文的內(nèi)容安排如下： 第一章緒論是對本課題研究的項目分析 。 電路中的各個指標(biāo)都是相互制約的，一個指標(biāo) 得到提高 ，其它指標(biāo)都會有所減小。著重于研究 LNA 電路的噪聲理論，也比較了多種降低噪聲和提高線性度的電路結(jié)構(gòu)。 本文研究的 LNA 電路可以應(yīng)用于無線局域網(wǎng) (WLNA)和藍(lán)牙技術(shù)。 本 論文主要工作 在射頻低噪聲放大器的設(shè)計中，各指標(biāo)存在一定的相互制約性。然而，特征南京郵電大學(xué) 2020 屆本科生畢業(yè)設(shè)計 3 尺寸的縮小卻會帶來其他方面的問題，例如隨著柵長的縮小，溝道的電場場強增強，漏端電流噪聲增大等等 [1,2]。另外，還需要考慮 功耗和可測試性的問題 存在 。片上電感Q 值與電感面積成比例關(guān)系，在面積受限的情況下，大幅提高 Q 值尚有一定的困難 [1,2,4]。 電感和電容是射頻集成電路中必不可少的部分，雖然它們已經(jīng)可以在片上集成，但是目前它們和片外的分立電容、電感相比還有很大的差距，還不能完全滿足射頻電路的需要。一方面是 MOS 管、片上電感、電容、襯底的寄生參數(shù)的提取問題，另一方面是這些參數(shù)隨偏置條件和特征尺寸的縮小而變化的問題。由于 CMOS 射頻集成電路是一門比較新的研究領(lǐng)域，國外也是剛剛起步，這對國內(nèi)的集成電路行業(yè)是一個很好的發(fā)展契機。在 CMOS 射頻接收前端，低噪聲放大器大約占前端功耗的一半左右，由于低功耗和低噪聲是一對矛盾，在設(shè)計時需要權(quán)衡考慮 [3]。 南京郵電大學(xué) 2020 屆本科生畢業(yè)設(shè)計 2 混 頻 器中 頻 放大 器解 調(diào) 器低 通 濾波本 地 振蕩 器輸 入 回路射 頻 放大 器基 帶 輸 出射 頻 中 頻 圖 11 超外差接收機的系統(tǒng)框圖 [2] 研究現(xiàn)狀及存在的問題 近年來，射頻集成電路 (RF IC)的應(yīng)用和研究得到了飛速的發(fā)展， CMOS 射頻集成電路的研究更是成為該領(lǐng)域的研究熱點。而低噪聲放大器 (LNA)是 RF 前端的最前端，它直接感應(yīng)天線接收到的微弱 信號，并對其放大，然后傳遞給后級進(jìn)行處理，是整個接收通道最 為 關(guān)鍵的模塊之一。這是較為常用的射頻接收機結(jié)構(gòu)。這四種結(jié)構(gòu)各有優(yōu)點和缺點，接收機的結(jié)構(gòu)由系統(tǒng)指標(biāo)決定，包括系統(tǒng)工作頻率、接收機動態(tài)范圍、功耗和集成度等。樂觀的估計，在最近幾年里， CMOS 射頻集成電路將徹底改變無線通信的面貌。因此， CMOS 射頻集成電路是未來的發(fā)展趨勢 [1]。在硅 CMOS， BiCMOS、雙極工藝、 GaAs MESFET，異質(zhì)結(jié)雙極晶體管 (HBT)， GeSi 器件等眾多工藝中，雖然硅 CMOS 的高頻性能和噪聲性能不是最好的，但是由于它的工藝最為成熟、成本最低、功耗最小、應(yīng)用也最為廣泛，且隨著工藝水平的不斷提高，硅 CMOS 的頻率特性和噪聲特性正在逐漸得到了改 善。原來的混合電 路由于不能滿足低成本 、低功耗和高集成度的要求，而必然要被集成度越來越高的集成電路所取代，并最終形成單片射頻收發(fā)機芯片。s 1dB pression point is , and IIP3 is , with the core circuit consuming from a 1V power supply. Key words： lownoise amplifier (LNA)； noise figure； low voltage low power； cascode； noise matching 目 錄 第一章 緒論 ........................................ 1 課題背景 ........................................................1 研究現(xiàn)狀及存在的問題 ............................................2 本論文主要工作 ..................................................3 論文內(nèi)容安排 ....................................................3 第二章 射頻電路噪聲理論和線性度分析 ....................... 4 噪聲理論 ........................................................4 噪聲的表示方法 ..............................................4 本文研究的器件噪聲類型 ......................................5 熱噪聲 ..................................................5 MOS 噪聲模型 .............................................6 兩端口網(wǎng)絡(luò)噪聲理論 ..........................................7 多級及聯(lián)網(wǎng)絡(luò)噪聲系數(shù)計算 ....................................9 MOSFET 兩端口網(wǎng)絡(luò)噪聲參數(shù)的理論分析 ............................10 降低噪聲系數(shù)的一般措施 .........................................13 MOS LNA 線性度分析 .............................................14 1dB 壓縮點 .................................................14 三階輸入交調(diào)點 IIP3 ........................................16 多級及聯(lián)網(wǎng)絡(luò)線性度表示方法（起最重要作用的線性級） .........17 小結(jié) ...........................................................18 第三章 CMOS 低噪聲放大器的設(shè)計理論推導(dǎo) .................... 20 LNA 設(shè)計指標(biāo) ...................................................20 噪聲系數(shù) ...................................................20 增益 .......................................................20 線性度 .....................................................20 輸入輸出匹配 ...............................................21 輸入輸出隔離 ...............................................21 電路功耗 ...................................................21 穩(wěn)定性 .....................................................21 CMOS LNA 拓?fù)浣Y(jié)構(gòu)分析 ..........................................21 基本結(jié)構(gòu)及比較 .............................................21 源極去耦與噪聲、輸入同時匹配 (SNIM)的設(shè)計 ...................22 共源共柵電路結(jié) 構(gòu)（ cascode） ................................27 功率限制的單端分析 — 獲得最佳化的寬長比 .....................29 其它改進(jìn)型電路比較 .............................................31 偏置電路的設(shè)計 .................................................33 CASCODE設(shè)計結(jié)論 .............