【正文】 取了集成硬件加速器的無(wú)線射頻芯片CC1000。其喚醒時(shí)間只需要 6 個(gè)時(shí)鐘周期。（5）Standby 模式：當(dāng)SM2..0為110時(shí)，SLEEP 指令將使MCU進(jìn)入Standby模式。因?yàn)樵谑‰娔Ｊ较?，?AS0 為 0，則 MCU 喚醒后異步定時(shí)器的寄存器數(shù)值是沒(méi)有定義的。除了掉電模式的喚醒方式，定時(shí)器/ 計(jì)數(shù)器 0 的溢出中斷和比較匹配中斷也可以將 MCU 從休眠方式喚醒，只要 TIMSK 使能了這些中斷，而且 SREG 的全局中斷使能位 I 置位。表3 睡眠模式選擇SM2SM1SM0睡眠模式000空閑模式001ADC噪聲抑制模式010掉電模式011省電模式100保留101保留110Standby模式111擴(kuò)展的Standby模式（4）省電模式：當(dāng) SM2..0 為 011 時(shí)，SLEEP 指令將使 MCU 進(jìn)入省電模式。從施加掉電喚醒條件到真正喚醒有一個(gè)延遲時(shí)間，此時(shí)間用于時(shí)鐘重新啟動(dòng)并穩(wěn)定下來(lái)。這個(gè)睡眠模式停止了所有的時(shí)鐘，只有異步模塊可以繼續(xù)工作。在此模式下，外部晶體停振，而外部中斷、兩線接口地址匹配及看門(mén)狗（如果使能的話(huà)）繼續(xù)工作。ADC 轉(zhuǎn)換結(jié)束中斷、外部復(fù)位、看門(mén)狗復(fù)位、BOD 復(fù)位、兩線接口地址匹配中斷、定時(shí)器/ 計(jì)數(shù)器 0 中斷、SPM/EEPROM 準(zhǔn)備好中斷、外部中斷 INT7:4，或外部中斷 INT3:0 可以將 MCU 從 ADC 噪聲抑制模式喚醒。此模式提高了 ADC 的噪聲環(huán)境，使得轉(zhuǎn)換精度更高。在此模式下，CPU 停止運(yùn)行，而 ADC、外部中斷、兩線接口地址配置、定時(shí)器/ 計(jì)數(shù)器 0 和看門(mén)狗繼續(xù)工作。如果 ADC 使能，進(jìn)入此模式后將自動(dòng)啟動(dòng)一次轉(zhuǎn)換。如果不需要從模擬比較器中斷喚醒 MCU，為了減少功耗，可以切斷比較器的電源。這個(gè)睡眠模式只停止了clkCPU 和 clkFLASH，其他時(shí)鐘則繼續(xù)工作。（1）空閑模式：當(dāng) SM2..0 為 000 時(shí)，SLEEP 指令將使 MCU 進(jìn)入空閑模式。SM2..0 是睡眠模式的選擇位，用于選擇具體的睡眠模式。如果在睡眠過(guò)程中發(fā)生了復(fù)位，則 MCU 喚醒后從中斷向量開(kāi)始執(zhí)行。然后返回到 SLEEP 的下一條指令。使能的中斷可以將進(jìn)入睡眠模式的 MCU 喚醒。進(jìn)入睡眠模式的條件是置位寄存器 MCUCR 的 SE，然后執(zhí)行 SLEEP 指令。 電源管理及睡眠模式睡眠模式可以使應(yīng)用程序關(guān)閉 MCU 中沒(méi)有使用的模塊，從而降低功耗。 AVR 處理器指令集Atmel 的 AVR 全系列微控制器都是采用 Atmel 精簡(jiǎn)指令集（RSIC），包含118 條指令，分成四個(gè)子集：算術(shù)和邏輯運(yùn)算、代碼分支、數(shù)據(jù)轉(zhuǎn)換和位測(cè)試。若信號(hào)出現(xiàn)于兩次采樣過(guò)程，但在啟動(dòng)過(guò)程結(jié)束之前就消失了，MCU 仍將喚醒，但不再會(huì)引發(fā)中斷了。C 的條件下，看門(mén)狗的標(biāo)稱(chēng)時(shí)鐘周期為 1 μs。電平以看門(mén)狗的頻率檢測(cè)兩次。在睡眠過(guò)程( 除了空閑模式) 中 I/O 時(shí)鐘是停止的。若要求 INT7:4 在信號(hào)下降沿或上升沿觸發(fā)，I/O 時(shí)鐘必須工作。通過(guò)設(shè)置外部中斷控制寄存器– EICRA(INT3:0) 和 EICRB (INT7:4)，中斷可以由下降沿、上升沿，或者是低電平觸發(fā)。只要使能中斷，即使引腳 INT7:0 配置為輸出，只要電平發(fā)生了合適的變化，中斷也會(huì)觸發(fā)。復(fù)位和中斷向量放在程序存儲(chǔ)器的起始地址當(dāng)中，$0000 對(duì)應(yīng)于復(fù)位中斷，表 2 是 ATmega128 復(fù)位和中斷向量表。當(dāng)中斷被觸發(fā)后，當(dāng)前主程序?qū)?huì)暫時(shí)停止向下運(yùn)行，程序計(jì)數(shù)器指向中斷所對(duì)應(yīng)的中斷向量指向的地址，執(zhí)行中斷服務(wù)子程序，完成之后程序指針回到主程序，繼續(xù)運(yùn)行主程序。AT45DB041B 的特點(diǎn)如下：?jiǎn)我坏?～ 電源；串行接口結(jié)構(gòu)；頁(yè)面編程操作，單一的循環(huán)重復(fù)編程（擦除和編程，2048 頁(yè)（每頁(yè) 264 字節(jié)）主存；兩個(gè) 264 字節(jié)的 SRAM 數(shù)據(jù)緩存，允許在重編程非易失性存儲(chǔ)器時(shí)接收數(shù)據(jù)；內(nèi)置的編程和控制定時(shí)器；低功耗，4mA 有源讀取電流，2μACMOS 備用電流；15MHz 的最大時(shí)鐘頻率；串行外圍接口方式（SPI）——模式 0 和 3；CMOS 的TTL 兼容的輸入和輸出； 可承受的輸入，SI、SCK、CS（低電平有效）、RESET（低電平有效）。 外部 Flash 數(shù)據(jù)存儲(chǔ)器 AT45DB041B為了增加節(jié)點(diǎn)的數(shù)據(jù)存儲(chǔ)器的容量，并且考慮到設(shè)計(jì)中成本和體積的限制，選用了大容量對(duì)速度要求不很高的 SPI 串行數(shù)據(jù) FLASH 存儲(chǔ)器AT45DB041B。在啟動(dòng) EEPROM 寫(xiě)操作之前軟件必須要檢查 Flash 寫(xiě)操作是否已經(jīng)完成。當(dāng)執(zhí)行 EEPROM 讀操作時(shí)，CPU 會(huì)停止工作 4 個(gè)周期，然后再執(zhí)行后續(xù)指令；當(dāng)執(zhí)行 EEPROM 寫(xiě)操作時(shí)，CPU 會(huì)停止工作 2 個(gè)周期，然后再執(zhí)行后續(xù)指令。EEPROM的訪問(wèn)由地址寄存器，數(shù)據(jù)寄存器和控制寄存器決定。它是作為一個(gè)獨(dú)立的數(shù)據(jù)空間而存在的，可以按字節(jié)讀寫(xiě)。32 個(gè)通用寄存器，64 個(gè) I/O 寄存器，4096 字節(jié)的 SRAM 可以被所有的尋址模式所訪問(wèn)。帶偏移量的間接尋址模式尋址到 Y、Z 指針給定地址附近的 63 個(gè)地址。寄存器 R26 到 R31 為間接尋址的指針寄存器。如果外部 SRAM 接口使用了 3 個(gè)等待周期，則訪問(wèn)周期將相應(yīng)增加 4 個(gè)時(shí)鐘周期；中斷和子程序調(diào)用的開(kāi)銷(xiāo)則增加 9 個(gè)時(shí)鐘周期。訪問(wèn)外部 SRAM 比訪問(wèn)內(nèi)部的要多一個(gè)時(shí)鐘周期，這意味著 LD、ST、LDS、STS、LDD、STD、PUSH 和 POP 指令將多一個(gè)時(shí)鐘周期。訪問(wèn)內(nèi)部 SRAM 時(shí)讀/ 寫(xiě)鎖存信號(hào)(PG0 和 PG1) 無(wú)效。因此，在使用外部存儲(chǔ)器時(shí)普通模式只能有 61184 字節(jié)，ATmega103 兼容模式只能有61440 字節(jié)。其起始緊跟在內(nèi)部SRAM 之后。起始的 32 個(gè)地址為寄存器文件，然后是64 個(gè) I/O 存儲(chǔ)器，接著是 160 個(gè)擴(kuò)展的 I/O 存儲(chǔ)器，最后是 4096 字節(jié)的內(nèi)部數(shù)據(jù) SRAM。對(duì)于擴(kuò)展的 I/O 空間$60 $FF，只能使用 ST/STS/STD 和 LD/LDS/LDD指令。圖 8 FLASH 存儲(chǔ)器映像 SRAM 數(shù)據(jù)存儲(chǔ)器ATmega128 支持兩種不同的 SRAM 配置：內(nèi)部 SRAM 數(shù)據(jù)存儲(chǔ)器共 4096個(gè)字節(jié)，或者擴(kuò)展外部 SRAM，最多達(dá) 64K 字節(jié)。也就是說(shuō)，一旦 Boot 復(fù)位熔絲位被編程，復(fù)位向量將一直指向 Boot 區(qū)的起始地址。加載了應(yīng)用代碼后，程序開(kāi)始執(zhí)行應(yīng)用代碼。另外，可以通過(guò)編程 Boot 復(fù)位熔絲位使得復(fù)位向量指向 Boot 區(qū)的起始地址。通過(guò)跳轉(zhuǎn)指令或從應(yīng)用區(qū)調(diào)用的方式可以進(jìn)入 Boot Loader。BootLoader 具有兩套可以獨(dú)立設(shè)置的 Boot 鎖定位。由于兩個(gè)區(qū)使用不同的鎖定位，所以可以具有不同的加密級(jí)別?？紤]到軟件安全性， Flash 程序存儲(chǔ)器分為兩個(gè)區(qū)：引導(dǎo)程序區(qū)和應(yīng)用程序區(qū)。Flash 存儲(chǔ)器至少可以擦寫(xiě) 10,000次。 Flash 程序存儲(chǔ)器ATmega128 具有 128K 字節(jié)的在線編程 Flash。此外ATmega128 還有一個(gè) EEPROM 存儲(chǔ)器以保存數(shù)據(jù)，這三個(gè)存儲(chǔ)器空間都是線性的。ATmega128 具有一整套的編程和系統(tǒng)開(kāi)發(fā)工具：C 編譯器、宏匯編器、調(diào)試/模擬器、JTAG ICE 在線仿真器和 MEGA128 評(píng)估板。當(dāng)應(yīng)用程序區(qū)被更新時(shí) BOOT 區(qū)的軟件將繼續(xù)運(yùn)行，提供寫(xiě)操作時(shí)真正可讀的功能。FLASH 程序存儲(chǔ)器可以通過(guò) SPI 串行接口或通用編程器或運(yùn)行于 AVR 核上的片內(nèi) BOOT 程序多次編程。在擴(kuò)展待命模式中主振蕩器和異步定時(shí)器繼續(xù)工作。待命模式中，除晶振工作外芯片的其余部分處于睡眠狀態(tài)。省電模式時(shí)，異步定時(shí)器繼續(xù)工作，以使用戶(hù)能在芯片的其余部分處于睡眠狀態(tài)時(shí)保持定時(shí)器基準(zhǔn)。工作于空閑模式時(shí)，CPU 將停止運(yùn)行，而 SRAM 定時(shí)器/計(jì)數(shù)器 SPI 口和中斷系統(tǒng)繼續(xù)工作。這種結(jié)構(gòu)提高了代碼效率，使 AVR 得到了比普通的復(fù)雜指令集計(jì)算機(jī)（Complex Instruction Set Computer，CISC）單片機(jī)高將近 10 倍的性能。AVR 核將 32 個(gè)工作寄存器和豐富的指令集聯(lián)結(jié)在一起。通過(guò)在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行一條指令，ATmega8可以取得 1MIPS（Million Instructions Per Second, 每秒百萬(wàn)條指令）/MHz 的性能，從而使得處理器核心的選擇在功耗和執(zhí)行速度之間取得平衡。中央處理器的選擇很多，從現(xiàn)場(chǎng)可編程邏輯器件（Fieldprogrammable gate array，F(xiàn)PGA）到數(shù)字信號(hào)處理器（Digital SignalProcessor，DSP），都有不錯(cuò)的高性能芯片可供選擇，但是最終選擇的依據(jù)還是低功耗、單一處理器的結(jié)構(gòu)。（4）當(dāng)任何 ADC 端口作為數(shù)字輸出端口時(shí)，必須保證在轉(zhuǎn)換操作過(guò)程中這些端口處于非輸出狀態(tài)。（2）模擬電源 AVCC 和數(shù)字電源 VCC 的連接必須采用圖 6 所示的 LC 網(wǎng)絡(luò)的連接方式。該 10 位 ADC 的最高采樣頻率為 15kSPS（每秒千取樣數(shù)），所以輸入模擬量的最高頻率為 ，因此傳感信號(hào)最好在 AD 轉(zhuǎn)換之前經(jīng)過(guò)低通濾波器濾除高頻干擾。當(dāng)單端輸入時(shí)，推薦的輸入阻抗應(yīng)小于 10K 歐姆；當(dāng)差分輸入時(shí)，輸入阻抗應(yīng)小于 100K 歐姆。如果希望對(duì)結(jié)果執(zhí)行快速極性檢測(cè)，可以讀結(jié)果的最高位 MSB(ADCH 中 ADC9)，如果該位為 1，結(jié)果為負(fù)；否則結(jié)果為正。對(duì)于差分輸入方式，轉(zhuǎn)換結(jié)果為 ADC = ( V POS ?V NEG ) ? GAIN ? 512/VREF，其中V POS代表正輸入端電壓， V NEG代表負(fù)輸入端電壓，GAIN 代表選擇的增益因子，V R EF代表選取的參圖 5 ADC 的模擬輸入電路原理圖24考電壓。在自由運(yùn)行模式下，ADC將不斷地采樣端口并將數(shù)據(jù)保存到寄存器中；自由運(yùn)行模式通過(guò)ADC的控制狀態(tài)寄存器 ADCSRA 的 ADFR 位寄存器來(lái)選擇，當(dāng)該位寄存器被置 1 以后，ADC 開(kāi)始轉(zhuǎn)換，并且獨(dú)立完成逐次逼近的 AD 轉(zhuǎn)換，不管 ADC 的中斷標(biāo)志位和 ADIF 位是否被清零。該位寄存器只有當(dāng)轉(zhuǎn)換結(jié)束和停止時(shí)才會(huì)被硬件清零。ADC 具有一個(gè)標(biāo)志轉(zhuǎn)換結(jié)束的中斷，當(dāng)讀取 ADCL 和ADCH 時(shí)，ADC 不能訪問(wèn)數(shù)據(jù)寄存器，此時(shí)不管有沒(méi)有結(jié)果丟失都會(huì)產(chǎn)生一個(gè)中斷，標(biāo)志著一次 AD 轉(zhuǎn)換的結(jié)束。這是因?yàn)橐坏?ADCL被讀取后，ADC 就無(wú)法訪問(wèn) ADC 數(shù)據(jù)寄存器，也即一次 AD 轉(zhuǎn)換結(jié)束，不管數(shù)據(jù)是否丟失或者數(shù)據(jù)需要更新。當(dāng) ADC 轉(zhuǎn)換結(jié)束后，ADC 的轉(zhuǎn)換控制位 ADIF 為邏輯 1，轉(zhuǎn)換結(jié)果保存在ADC 的數(shù)據(jù)寄存器 ADCL 和 ADCH 中；對(duì)于單端輸入方式，轉(zhuǎn)換結(jié)果為ADC = V IN ? 1024/VREF，其中 VI N代表輸入引腳的電壓，V R EF代表選取的參考電壓；0x000 代表模擬地，0x3FF 代表參考電壓減去一個(gè)最低位（LSB）。如果轉(zhuǎn)換過(guò)程中發(fā)生其他通道的操作，ADC 會(huì)一直完成此次轉(zhuǎn)換，再去選擇其他通道。當(dāng) ADC 開(kāi)始轉(zhuǎn)換位 ADSC 被寫(xiě)入一個(gè)邏輯 1 之后，ADC 開(kāi)始轉(zhuǎn)換操作。當(dāng) ADCH 被讀取后，ADC 可以繼續(xù)訪問(wèn)數(shù)據(jù)寄存器 ADCH 和 ADCL。如果采取左調(diào)整的存儲(chǔ)方式，并且 8 位足夠存儲(chǔ)圖 ADC 的原理框圖當(dāng)前的轉(zhuǎn)換結(jié)果，那只需要讀取 ADCH 的數(shù)值，即為轉(zhuǎn)換結(jié)果；但是如果數(shù)據(jù)結(jié)果超過(guò) 8 位，則必須首先讀取 ADCL 的值，然后再讀取 ADCH 的值，這樣才可以保證兩個(gè)存儲(chǔ)器中的數(shù)值是同一次 AD 轉(zhuǎn)換的結(jié)果。前兩種增益對(duì)應(yīng)了 8 位的轉(zhuǎn)換精度，但是選擇 200 倍放大增益的同時(shí)只支持 7 位的轉(zhuǎn)換精度。特別地，當(dāng) ADEN 位清零時(shí)，ADC 將沒(méi)有功率消耗，所以在進(jìn)入休眠模式前最好將 ADEN 位清零。單端輸入時(shí)，增益放大器將被旁路，否則在AD 轉(zhuǎn)換前需要選擇適當(dāng)?shù)脑鲆姹稊?shù)，然后放大后的值被送到 ADC。在 AREF 引腳需要加上一個(gè)外部去耦電容，用于消除外部電路對(duì)于內(nèi)部參考電壓的干擾。該節(jié)點(diǎn)采用的 AD 轉(zhuǎn)換器是集成在微控制器 ATmega128 內(nèi)的 10 位逐次逼近型（successiveapproximation）ADC，ADC 的原理框圖如圖4 所示。布置在環(huán)境中的無(wú)線傳感器節(jié)點(diǎn)必須能夠監(jiān)測(cè)環(huán)境對(duì)象；可以把傳感到的物理量轉(zhuǎn)化為微控制器可以處理的數(shù)字信號(hào)；可以接入多種模擬量的傳感器，通過(guò)多個(gè)通道同時(shí)采集。下面分別介紹各主要模塊的設(shè)計(jì)過(guò)程。選用單一的中央微控制器處理所有計(jì)算操作，同時(shí)無(wú)線收發(fā)器包含有硬件加速器，硬件加速器的采用可以提高數(shù)據(jù)傳送的波特率和定時(shí)的精確度。4硬件設(shè)計(jì)圖 3 是節(jié)點(diǎn)的結(jié)構(gòu)框圖，主要包括五個(gè)主要的模塊：處理器、無(wú)線射頻通信、電源管理、I/O 擴(kuò)展和外部存儲(chǔ)器。因?yàn)楝F(xiàn)有商用微控制器的可用接口很有限，所以設(shè)計(jì)的節(jié)點(diǎn)只是上述通用結(jié)構(gòu)體系的近似實(shí)現(xiàn)。選用單一的中央微控制器處理所有計(jì)算操作，同時(shí)增加了硬件加速器。支持多種傳感器因?yàn)楝F(xiàn)有商業(yè)級(jí)微控制器的片內(nèi)外設(shè)的性能有限、外部接口少，所以無(wú)線傳感器節(jié)點(diǎn)的設(shè)計(jì)只是上述硬件體系架構(gòu)的近似實(shí)現(xiàn)，相信隨著 ASIC 技術(shù)和MEMS 技術(shù)的發(fā)展，無(wú)線傳感器節(jié)點(diǎn)的硬件性能夠進(jìn)一步提升。表1 無(wú)線傳感器節(jié)點(diǎn)的設(shè)計(jì)參數(shù)及其參考范圍設(shè)計(jì)參數(shù)參考范圍傳感器節(jié)點(diǎn)： 尺寸： 電池工作壽命： 成本：盡量?。褐С中菝吣Ｊ?，持續(xù)數(shù)年時(shí)間；低于50美金處理核心： 設(shè)計(jì)方法：低功耗單一處理器，支持單任務(wù)；片內(nèi)集成足夠的程序存儲(chǔ)空間；能支持多種外圍接口，可擴(kuò)展性強(qiáng)；無(wú)線通信： 編碼方式： 射頻頻段： 室外的傳輸距離：支持可靠的頻譜擴(kuò)展技術(shù)；工作在ISM頻段；最小200米；傳感器前端： AD采樣率： 輸入通道： 傳感器類(lèi)型：