【正文】 K頻率決定了完全配置所需的時(shí)間。頻率合成器產(chǎn)生的本振信號，在接收狀態(tài)下送入功放。在接收模式下，CC1000 可看成是一個(gè)傳統(tǒng)的超外差接收器。其喚醒時(shí)間只需要 6 個(gè)時(shí)鐘周期。表3 睡眠模式選擇SM2SM1SM0睡眠模式000空閑模式001ADC噪聲抑制模式010掉電模式011省電模式100保留101保留110Standby模式111擴(kuò)展的Standby模式（4）省電模式：當(dāng) SM2..0 為 011 時(shí)，SLEEP 指令將使 MCU 進(jìn)入省電模式。ADC 轉(zhuǎn)換結(jié)束中斷、外部復(fù)位、看門狗復(fù)位、BOD 復(fù)位、兩線接口地址匹配中斷、定時(shí)器/ 計(jì)數(shù)器 0 中斷、SPM/EEPROM 準(zhǔn)備好中斷、外部中斷 INT7:4，或外部中斷 INT3:0 可以將 MCU 從 ADC 噪聲抑制模式喚醒。如果不需要從模擬比較器中斷喚醒 MCU，為了減少功耗，可以切斷比較器的電源。如果在睡眠過程中發(fā)生了復(fù)位，則 MCU 喚醒后從中斷向量開始執(zhí)行。 電源管理及睡眠模式睡眠模式可以使應(yīng)用程序關(guān)閉 MCU 中沒有使用的模塊，從而降低功耗。電平以看門狗的頻率檢測兩次。只要使能中斷，即使引腳 INT7:0 配置為輸出，只要電平發(fā)生了合適的變化，中斷也會觸發(fā)。 外部 Flash 數(shù)據(jù)存儲器 AT45DB041B為了增加節(jié)點(diǎn)的數(shù)據(jù)存儲器的容量，并且考慮到設(shè)計(jì)中成本和體積的限制，選用了大容量對速度要求不很高的 SPI 串行數(shù)據(jù) FLASH 存儲器AT45DB041B。它是作為一個(gè)獨(dú)立的數(shù)據(jù)空間而存在的，可以按字節(jié)讀寫。如果外部 SRAM 接口使用了 3 個(gè)等待周期，則訪問周期將相應(yīng)增加 4 個(gè)時(shí)鐘周期；中斷和子程序調(diào)用的開銷則增加 9 個(gè)時(shí)鐘周期。其起始緊跟在內(nèi)部SRAM 之后。也就是說，一旦 Boot 復(fù)位熔絲位被編程，復(fù)位向量將一直指向 Boot 區(qū)的起始地址。BootLoader 具有兩套可以獨(dú)立設(shè)置的 Boot 鎖定位。 Flash 程序存儲器ATmega128 具有 128K 字節(jié)的在線編程 Flash。FLASH 程序存儲器可以通過 SPI 串行接口或通用編程器或運(yùn)行于 AVR 核上的片內(nèi) BOOT 程序多次編程。工作于空閑模式時(shí)，CPU 將停止運(yùn)行，而 SRAM 定時(shí)器/計(jì)數(shù)器 SPI 口和中斷系統(tǒng)繼續(xù)工作。中央處理器的選擇很多，從現(xiàn)場可編程邏輯器件（Fieldprogrammable gate array，F(xiàn)PGA）到數(shù)字信號處理器（Digital SignalProcessor，DSP），都有不錯(cuò)的高性能芯片可供選擇，但是最終選擇的依據(jù)還是低功耗、單一處理器的結(jié)構(gòu)。當(dāng)單端輸入時(shí)，推薦的輸入阻抗應(yīng)小于 10K 歐姆；當(dāng)差分輸入時(shí)，輸入阻抗應(yīng)小于 100K 歐姆。該位寄存器只有當(dāng)轉(zhuǎn)換結(jié)束和停止時(shí)才會被硬件清零。如果轉(zhuǎn)換過程中發(fā)生其他通道的操作，ADC 會一直完成此次轉(zhuǎn)換，再去選擇其他通道。前兩種增益對應(yīng)了 8 位的轉(zhuǎn)換精度，但是選擇 200 倍放大增益的同時(shí)只支持 7 位的轉(zhuǎn)換精度。該節(jié)點(diǎn)采用的 AD 轉(zhuǎn)換器是集成在微控制器 ATmega128 內(nèi)的 10 位逐次逼近型（successiveapproximation）ADC，ADC 的原理框圖如圖4 所示。4硬件設(shè)計(jì)圖 3 是節(jié)點(diǎn)的結(jié)構(gòu)框圖，主要包括五個(gè)主要的模塊：處理器、無線射頻通信、電源管理、I/O 擴(kuò)展和外部存儲器。表1 無線傳感器節(jié)點(diǎn)的設(shè)計(jì)參數(shù)及其參考范圍設(shè)計(jì)參數(shù)參考范圍傳感器節(jié)點(diǎn)： 尺寸： 電池工作壽命： 成本：盡量?。褐С中菝吣Ｊ?，持續(xù)數(shù)年時(shí)間；低于50美金處理核心： 設(shè)計(jì)方法：低功耗單一處理器，支持單任務(wù)；片內(nèi)集成足夠的程序存儲空間；能支持多種外圍接口，可擴(kuò)展性強(qiáng)；無線通信： 編碼方式： 射頻頻段： 室外的傳輸距離：支持可靠的頻譜擴(kuò)展技術(shù)；工作在ISM頻段；最小200米；傳感器前端： AD采樣率： 輸入通道： 傳感器類型：最小1KHz。雖然硬件加速器是針對底層操作而設(shè)計(jì)的，并用于支持多種通信協(xié)議，但是這些操作并不是很簡單的。其各個(gè)不同操作專用的共享地址空間可以動態(tài)地滿足多種應(yīng)用的需求。存儲器、I/O口、模數(shù)轉(zhuǎn)換器、系統(tǒng)時(shí)鐘和硬件加速器都是通過這樣的內(nèi)部總線相連的。該結(jié)構(gòu)的核心是一個(gè)中央處理器，用于分時(shí)處理操作請求和通信協(xié)議。媒體訪問控制協(xié)議（MAC）允許多個(gè)無線傳送設(shè)備共享一個(gè)無線信道。這個(gè)過程中的很多操作都是彼此并行的，這可以從圖1中各操作過程的時(shí)間重疊上清楚地看出。因?yàn)檫@樣的網(wǎng)絡(luò)通常是和其他無線系統(tǒng)共存的，它們必須能適應(yīng)這樣的環(huán)境。而且對于一個(gè)具體的應(yīng)用，其硬件和軟件的成本是由用戶要求的。這種超低功耗的操作技術(shù)必須依賴于低功耗硬件技術(shù)和低工作循環(huán)操作技術(shù)。英國、日本、意大利等國家的一些大學(xué)和研究機(jī)構(gòu)也紛紛開展了該領(lǐng)域的研究工作。結(jié)果表明設(shè)計(jì)的節(jié)點(diǎn)基本達(dá)到了設(shè)計(jì)要求，該設(shè)計(jì)思想可以提高無線傳感網(wǎng)絡(luò)節(jié)點(diǎn)的研制效率，有一定的應(yīng)用價(jià)值。這一技術(shù)已經(jīng)應(yīng)用到國防軍事[1]、動物的習(xí)性觀測、材料結(jié)構(gòu)健康監(jiān)測、交通管理、醫(yī)療衛(wèi)生、災(zāi)害監(jiān)測等領(lǐng)域中。其中針對面向結(jié)構(gòu)健康監(jiān)測的無線傳感網(wǎng)絡(luò)的研究，哈爾濱工業(yè)大學(xué)，南京航空航天大學(xué)都開展了一些初步的探索[5] [6]，但是因?yàn)槟壳皣鴥?nèi)幾乎沒有自行研制的無線智能傳感節(jié)點(diǎn)，都是購買Mote產(chǎn)品進(jìn)行前期探索，這方面同國外的差距較大。例如多個(gè)傳感節(jié)點(diǎn)的數(shù)據(jù)可以通過一個(gè)網(wǎng)關(guān)節(jié)點(diǎn)處理組合成一個(gè)單一的結(jié)論數(shù)據(jù)再通過傳感網(wǎng)絡(luò)傳輸，這樣就減少了無線傳輸?shù)臄?shù)據(jù)量。、魯棒性為了滿足應(yīng)用中工作壽命的要求，每個(gè)節(jié)點(diǎn)都必須具備魯棒性。、無線通信的要求在設(shè)計(jì)一個(gè)低功耗無線通信平臺之前，需要了解無線傳感網(wǎng)絡(luò)的通信機(jī)制和要求，以給出靈活的通信模塊供設(shè)計(jì)參考，并且能夠優(yōu)化所用的無線通信協(xié)議使得網(wǎng)絡(luò)系統(tǒng)同時(shí)獲得高帶寬和高性能。由于系統(tǒng)效率的原因，編碼過程和實(shí)際的信號傳送過程是同時(shí)進(jìn)行的。同步以后接收器才可以對每個(gè)輸入信號進(jìn)行采樣。該系統(tǒng)中唯一的核圖1 完成一次數(shù)據(jù)包無線通信的主要過程心處理器需要具有額外的硬件電路以支持精細(xì)地并行處理操作。連接在內(nèi)部總線上的外圍設(shè)備能夠直接從存儲器子系統(tǒng)中獲取數(shù)據(jù)，也可以將數(shù)據(jù)送到UART外圍設(shè)備。每一個(gè)加速器都會支持針對于無線網(wǎng)絡(luò)通信的操作。這是此系統(tǒng)相對于其他保密通信系統(tǒng)的不足之處。在研究通用無線傳感器節(jié)點(diǎn)的體系結(jié)構(gòu)的基礎(chǔ)上，本文進(jìn)行了實(shí)際無線傳感節(jié)點(diǎn)的設(shè)計(jì)。并且應(yīng)用控制器和無線收發(fā)器的直接相連使得其應(yīng)用方式相當(dāng)靈活。輸入方式的選擇是通過 ADMUX 的 MUX 位來決定是單端輸入還是差分輸入。這是因?yàn)橐坏?ADCL被讀取后，ADC 就無法訪問 ADC 數(shù)據(jù)寄存器，也即一次 AD 轉(zhuǎn)換結(jié)束，不管數(shù)據(jù)是否丟失或者數(shù)據(jù)需要更新。對于差分輸入方式，轉(zhuǎn)換結(jié)果為 ADC = ( V POS ?V NEG ) ? GAIN ? 512/VREF，其中V POS代表正輸入端電壓， V NEG代表負(fù)輸入端電壓，GAIN 代表選擇的增益因子，V R EF代表選取的參圖 5 ADC 的模擬輸入電路原理圖當(dāng)前的轉(zhuǎn)換結(jié)果，那只需要讀ADCH 的數(shù)值，即為轉(zhuǎn)換結(jié)果；但是如果數(shù)據(jù)結(jié)果超過 8 位，則必須首先讀取 ADCL 的值，然后再讀取 ADCH 的值，這樣才可以保證兩個(gè)存儲器中的數(shù)值是同一次 AD 轉(zhuǎn)換的結(jié)果。圖5 ADC的模擬輸入電路原理圖當(dāng) ADC 轉(zhuǎn)換結(jié)束后，ADC 的轉(zhuǎn)換控制位 ADIF 為邏輯 1，轉(zhuǎn)換結(jié)果保存在ADC 的數(shù)據(jù)寄存器 ADCL 和 ADCH 中；對于單端輸入方式，轉(zhuǎn)換結(jié)果為ADC = V IN ? 1024/VREF，其中 VI N代表輸入引腳的電壓，V R EF代表選取的參考電壓；0x000 代表模擬地，0x3FF 代表參考電壓減去一個(gè)最低位（LSB）。電路板和周圍環(huán)境中的數(shù)字電路產(chǎn)生的電磁干擾可能會影響到模擬信號的測量精度，所以在測量精度要求比較高的場合需要著重考慮抗干擾技術(shù)的采用：（1）模擬信號線的走線要盡可能的短；保證模擬信號的走線布置在模擬地平面的上方；使得模擬信號的走線遠(yuǎn)離高速切換的數(shù)字信號走線。圖7 是ATmega128 的引腳示意圖。除異步定時(shí)器和 ADC 繼續(xù)工作外，ADC 噪聲抑制模式停止 CPU運(yùn)行和所有的 I/O 單元以減少 ADC 轉(zhuǎn)換時(shí)的開關(guān)噪聲。通過將增強(qiáng)的RISC 8位CPU與FLASH集成在一個(gè)芯片內(nèi)ATmega8為許多嵌入式控制應(yīng)用提供了靈活而低成本的方案。ATmega128 的程序計(jì)數(shù)器 PC 為 16 位，因此可以尋址 64K 的程序存儲器。這些操作可以由一些觸發(fā)信號啟動，比如通過 USART 或 SPI 接口接收到了相關(guān)的命令。ATmega128 是一個(gè)復(fù)雜的微處理器，其支持的外設(shè)要比預(yù)留的 64 個(gè) I/O(通過 IN/OUT 指令訪問) 所能支持的要多。當(dāng)訪問SRAM 的地址超出內(nèi)部SRAM的地址時(shí)，MCU 將對外部 SRAM 尋址（指令相同）。直接尋址訪問整個(gè)數(shù)據(jù)空間。EEPROM 的訪問寄存器位于 I/O 空間。圖9 EEPROM 寫操作的程序流程圖圖 與 ATmega128 接口電路及其圖10 AT45DB041B 與 ATmega128 接口電路及其封裝示意圖采用微控制器的優(yōu)點(diǎn)是為了支持對實(shí)時(shí)任務(wù)的響應(yīng)，而中斷是微控制器實(shí)現(xiàn)實(shí)時(shí)操作的硬件保證。當(dāng)外部中斷使能并且配置為電平觸發(fā)，只要引腳電平為低，中斷就會產(chǎn)生。只要在采樣過程中出現(xiàn)了合適的電平，或是信號持續(xù)到啟動過程的末尾， MCU 就會喚醒。具體哪一種模式( 空閑模式、ADC 噪聲抑制模式、掉電模式、省電模式、Standby 模式和擴(kuò)展 Standby 模式) 由 MCUCR 的 SMSM1 和 SM0 決定。表 3為對應(yīng)的睡眠模式選擇。（2）ADC 噪聲抑制模式：當(dāng) SM2..0 為 001 時(shí)，SLEEP 指令將使 MCU 進(jìn)入噪聲抑制模式。只有外部復(fù)位、看門狗復(fù)位、BOD 復(fù)位、兩線接口地址匹配中斷、外部電平中斷 INT7:4，或外部中斷 INT3:0 可以使 MCU 脫離掉電模式。如果異步定時(shí)器不是異步驅(qū)動的，建議使用掉電模式，而不是省電模式。 低功耗無線收發(fā)集成芯片 CC1000CC1000 是根據(jù) Chipcon 公司的 SmartRF 技術(shù)，在 CMOS 工藝下制造的一種理想的超高頻單片收發(fā)通信芯片。可選的 RSSI 信號和 IF信號也可通過混頻產(chǎn)生于引腳 RSSI/IF。當(dāng)配置CC1000 不同的發(fā)射頻率時(shí)，外圍元器件參數(shù)也不同[46]。所有寄存器都可讀。首先，發(fā)送 7位地址位，然后讀/寫位設(shè)為低電平，用來初始化讀回的數(shù)據(jù)。表 4 CC1000 的串行接口時(shí)序圖15 CC1000 的讀操作時(shí)序圖圖16 ATmega128 與 CC1000 硬件連接原理圖當(dāng)調(diào)制數(shù)據(jù)時(shí)，CC1000 能被設(shè)置成三種不同的數(shù)據(jù)形式，分別為同步 NRZ模式、同步曼徹斯特碼模式、異步傳輸模式。（4）ATmega128 和 CC1000 晶振電路的走線，盡可能的短并遠(yuǎn)離數(shù)據(jù)線、控制線。圖18 設(shè)計(jì)節(jié)點(diǎn)的外形示意圖. 功耗測試首先是測試節(jié)點(diǎn)的功耗，采用兩節(jié)五號(AA)電池供電，在四個(gè)節(jié)點(diǎn)上采用TinyOS的CntToLedsAndRfm應(yīng)用組件（每四秒鐘傳送一個(gè)TOS數(shù)據(jù)包并點(diǎn)亮三個(gè)LED），無線射頻設(shè)定在916MHz，傳送功率為0dBm，該試驗(yàn)的工作電流在10－15mA左右，其他例如對于Flash、CPU和編程的操作比該工作電流要高。表6 不同的傳輸功率情況下測得的節(jié)點(diǎn)傳輸距離功率P（dBm）－20－1005距離L（m）113無線數(shù)據(jù)采集測試節(jié)點(diǎn)的采樣速率和傳輸速率完全取決于CPU內(nèi)集成的AD轉(zhuǎn)換器的采樣速率和無線收發(fā)器的傳輸速率，ATMEGA128內(nèi)集成AD轉(zhuǎn)換器的采樣速率最高為15kSPS（每秒鐘采樣），（采用曼徹斯特編碼）。圖 20是系統(tǒng)軟件開發(fā)設(shè)計(jì)流程圖。伯克利開發(fā)的 TinyOS 正是這樣一套 WSNOS 系統(tǒng)。 TinyOS 框架圖 21是 TinyOS 的總體框架。圖 22 TinyOS 組件的功能模塊 TinyOS 內(nèi)核 調(diào)度機(jī)制TinyOS 的調(diào)度模型為任務(wù)加事件的兩級調(diào)度，調(diào)度的方式是任務(wù)不搶占事件要搶占，調(diào)度的算法是簡單的 FIFO，任務(wù)隊(duì)列是功耗敏感的。同時(shí)，由于是單任務(wù)的內(nèi)核，吞吐量和處理器利用率不高，因此有可能需要設(shè)計(jì)多任務(wù)系統(tǒng)。各種基于 TinyOS 調(diào)度算法的擴(kuò)展研究，各自獨(dú)立地使得高可靠性和低功耗分別得到滿足。在多任務(wù)模式下，中斷嵌套可以提高實(shí)時(shí)響應(yīng)速度。當(dāng)時(shí)間同步改變下層時(shí)鐘時(shí)，會導(dǎo)致應(yīng)用失敗。設(shè)計(jì)高精度的時(shí)鐘同步機(jī)制是傳感網(wǎng)絡(luò)設(shè)計(jì)和應(yīng)用中的一個(gè)技術(shù)難點(diǎn)。TinyOS 中用 nesC 編譯器檢測共享變量有無沖突，并把檢測到的沖突語句放入原子操作或任務(wù)中來避免沖突（因?yàn)?TinyOS 的任務(wù)是串行執(zhí)行的，任務(wù)之間不能互相搶占）。傳統(tǒng)的 OS 把復(fù)雜的緩沖區(qū)管理推給了內(nèi)核處理，以拷貝復(fù)雜的存儲管理以及塊接口為代價(jià)，提供一個(gè)簡單的、無限制的用戶模式。不是預(yù)估大了而造成浪費(fèi)就是小了造成系統(tǒng)崩潰，為了充分利用內(nèi)存，可以采用響應(yīng)快的簡單的 slab 動態(tài)內(nèi)存管理。特別是輕量級的 AM 體系結(jié)構(gòu)可作為杠桿來平衡擴(kuò)展的通訊框架的需求和有效的靈活性。任兩個(gè)傳感器若在彼此的通訊覆蓋范圍內(nèi)，則這兩個(gè)傳感器可直接互相通訊，共享資源。設(shè)計(jì)的關(guān)鍵問題是怎樣建立路由樹和怎樣維護(hù)以及怎樣轉(zhuǎn)發(fā)以便提高傳輸?shù)目煽啃圆⒔档凸?。兩種典型的低功耗監(jiān)聽方式：周期性多跳監(jiān)聽（PeriodicMultiHop Listening）和低功耗監(jiān)聽（Low Power Listening）。 電源管理服務(wù)所謂服務(wù)就是提供功能